| EDA中的综合计时电路的系统设计要求 |
| 类别:EDA/PLD |
| 设计一个综合性的计时系统,要求能实现年、月、日、时、分、秒及星期的计数等综合计时功能,同时将计时结果通过15个七段数码管显示,并且可通过两个设置键,对计时系统的有关参数进行调整。具体系统功能面板如图所示。
如图 系统功能面板 |
相关技术资料
- 移动Agent在D..
- 2008-1-21
- 分布式运算单元的原..
- 2007-8-9
- FPGA作为协处理..
- 2007-8-9
- 利用MATLAB增..
- 2007-8-7
- 基于EPLD的PC..
- 2007-8-7
- 现代可编程计算机控..
- 2007-8-9
- FPGA在多进制正..
- 2007-8-9
- 用PLC实现的蜂窝..
- 2007-7-29
- 基于FPGA的FI..
- 2007-8-9
- 伪随机序列及PLD..
- 2007-8-7
- 视频窗口控制器设计
- 2007-7-29
- SDRAM接口的V..
- 2007-8-9
- 用CPLD实现FI..
- 2007-8-9
- 容错系统中的自校验..
- 2007-7-29
- 一种用VHDL设计..
- 2007-8-9
- 高密度在系统可编程..
- 2007-8-9
- VHDL设计中电路..
- 2007-8-9
- 用在系统可编程模拟..
- 2007-8-9
- DSP+FPGA实..
- 2007-8-9
- 基于FPGA技术的..
- 2007-7-29



