1. MN3207内电路方框图及引脚功能

MN3207集成块的内电路方框图如图所示。它是一种N沟道CMOS大规模集成电路，采用直插

式8脚双列塑封结构，具有1024级低噪声延迟单元，可提供5.12~51.2 ms的信号延时，无需编置电压（只

需V DD和VCG),具有频响宽(fi≤12 kHz).失真小(TED=0.5%),时钟频率范围宽(10~100 kHz),无插入损

耗等特点。其集成电路的引脚功能及数据见表所列。

2. MN3207典型应用电路

MN3207集成块通常与其配套的时钟信号驱动器（又称时钟信号发生器)MN3101在一起使用，其集成

块的典型应用电路见图。

3.电路工作过程

信号由VIN输入至MN3207③脚，在时钟脉冲信号作用下，使其输出端⑦、⑧脚合成的信号相对于输入

信号产生延时，而时钟脉冲的频率则直接决定于延时量的大小。如无时钟信号，则无延时，延时后的信号

由C1耦合去后级电路。