此外当输入／输出引脚位置和接口标准约束设置完成后，PACE工具可以用DRC来检查输入／输出配置的合法性。

　　（1）选择【Tools】一【Run DESIGN Rule Check（DRC）】命令，将检查时钟输入脚分配、输入／输出标准合法性、参考电压及工作电源是否兼容等项目。检查结果显示在【Check PinAssignment】对话框中，如图1所示。

　　图1 检查结果

　　（2）选择【Tools】→【sso Analysis....】命令，执行SSO的分析。例如，选择LVTTL作为输出标准、驱动电流为24 mA且输出方式为快速(FAST)，那么每个Bank所允许的SSO数量为25个。当进行SS0分析后将出现告警信息，如图2所示。

　　图2 告警信息

　　告警信息仅为设计者提供一些辅助信息，并不影响逻辑的实现。如果设计者可以容忍SSO现象所带来的不利因素，可以忽略；如果需要避免SSO现象，可以通过改变驱动电流的大小、输出方式、信号输出标准，甚至将信号的输出脚分配到其他Bank中等方法避免。