随着通信网络的发展，光通信业务应用广泛。承载业务速率的准确判别是电路设计中器件选取及网络链路连接和建立的重要依据。随着信号数据速率的急剧增加，要求高速信号的获取精度越来越高，这就需要一种简单、准确的识别方法。该设计以ADN2817作为核心器件。恢复已探测信号，并判决信息的采取，采用单片机读取判决信息计算并输识别结果。

2 ADN2817简介

ADN2817是ADI公司生产的一款可将数据速率从12.3 Mb／s～2.7 Gb／s的NRZ数据流中进行恢复的时钟恢复和数据重定时反向不归零器件，可用于光网络应用中时钟和数据恢复(CDR)，是ADI公司引脚兼容、连续可调速率CDR系列扩展的低功耗产品，广泛应用于SONET OC-1／OC-3／OC-12、以太网、DTV以及WDM异频雷达收发机，并适用于固定速率、多速率和连续调节速率的数据通信和电信应用。ADN2817的光灵敏度比前一代的CDR产品提高1.5 dB；支持2-Wire、I2C外围通信；串／并转换器支持8位并行接口到FPGA或数字ASIC；可提供一半的时钟速率的双倍数据速率(DDR)，用于识别输入信号数据速率的回读数据速率。

ADN2817还具有以下特点：+3.3 V单电源；功耗低，为650 mW；可编程的LOS监测；锁相环失败告警；工作温度范围-40℃～+85℃；储存温度范围-65℃～+150℃：小型5 mm×5 mm 32引脚LFCSP芯片级封装。

3 系统设计

3.1 系统框图

系统硬件设计主要由光信号探测器、信号放大器、时钟和数据恢复电路(CDR)、外围控制电路4部分构成。系统框图如图1所示，其中光信号探测器和信号放大器分别完成信号的光电转化和信号放大，供CDR做数据源；以ADN2817为核心的CDR电路完成对时钟、数据的恢复和时钟速率的判别；外围控制电路通过对ADN2817的读写和相应运算获得信号速率。

输入光信号经过PIN管接收、O／E转换后，先经预放实现信号放大，一般输出PECL电平，再通过PECL-CML电平转换后，信号输入至ADN2817。参考时钟的精度要求在100 ppm以内。

3.2 接口匹配电路

由于ADN2817的输入电平是CML电平，而经预放的电平是PECL电平，因此，接口之间需要电平转换，阻抗匹配尤为重要，如图2所示。

3.3 时钟数据恢复电路

ADN2817的应用电路如图3所示，其中，外围电路包括电源滤波、告警门限调节、环路滤波电容。外同电路简单，无须过多调节。限幅放大器内部集成功率检测器，LOS输出用于指示输入功率是否跌落到监测门限以下。若检测到低于监测门限，则系统指示无光告警。RTH变阻器可调整信号无光告警的监测范围。CF1和CF2引脚间的滤波电容，要求其容量不能超出0.417μF±20％，且绝缘电阻应大于300 MΩ。ADN2817的内部参数通过外接微处理器，经I2C控制口进行配置，输人数据、输出数据、输出时钟的线路阻抗为50 Ω。另外，ADN2817的背面中心有裸露焊盘供散热使用，电路板布局时可作热焊盘，由过孔接地。

4 系统软件设计

4.1 内存地址分配

ADN2817内置两个8位受控地址用于读、写操作。其地址分配方式及初始化值如图4所示，读、写命令字节设置如图5、图6所示。

4.2 数据读取及计算方法

当外部单片机控制ADN2817内存时，首先单片机发送一个通信建立信号，指示后面为数据串。ADN2817以MSB到LSB的顺序向单片机输出数据。单片机接收并判断数据是否传送完毕。数据传送结束后，ADN2817复位等待接收后续命令。

计算信号的速率：

其中，FREQ[22：0]由FREQ2[6：0](MSB)，FREQ1[7：0]，FREQ0[7：0](LSB)构成；

fDATARATE是信号速率(b／s)；fREFCLK是REFCLK(参考时钟)频率(Hz)；SEL_RATE是由CTRLA[7：6]设置，其值根据REFCLK由用户设定。

4.3 程序设计流程图

目前单片机C语言开发比较流行，因此建议使用C语言开发单片机程序。图7为信号速率判别程序流程图。

5 结束语

基于ADN2817的光信号速率自动识别系统精度高、稳定可靠，实现小型化、携带方便，且功耗低，成本小，稳定性高，抗干扰能力强。