(1) 具有更好的信号完整性，减少了由于过孔(Via)带来的不连续的传输线。

　　(2) 简化了高速电路设计，特别是DDR等I/O引脚数较多的设计中可保证接口引脚之间信号的一致性。

　　(3) 减小了PCB上的电阻数，大大降低了系统成本，如图1所示。

　　图1 XCITE技术降低了系统设计成本

　　(4)更好的EMI特性。

　　在Xilinx的设计工具中可以使能或关闭内部的阻抗匹配网络(DCI)。尽管DCI技术可有效地改善信号完整性和降低PCB的设计成本，但采用了内部等效电阻后会造成器件功耗的提高，请设计者注意。Xilinx的DCI技术可支持LVDS、LVDSEXT、LVCMOS、LVTTL、SSTL、HSTL、 GTL和GTLP。

　　为了减少地弹因素对系统的影响，Xilinx在其高端的器件(Virtex-4和Virtex-5)中运用如下技术，从而有效地改善信号完整性。

　　1.引入了片内旁路电容，这些电容除了消除交调信号(CrossTalk)对内部逻辑的影响之外，还可以保持电源电压的稳定。片内电容的使用可以进一步减小了引线电感，分布电感几乎为零。简化了板级设计和布线的难度，降低了设计成本。

　　2.优化的电源和地线网络，如图2所示为Virtex-5器件的某种封装的地线分布结构，环路的电感是与环路电流所流过的区域有直接的关系。图中所示的“棋盘格”结构，在保证了足够多的输入／输出引脚的情况下环路电感最小，每个“棋盘格”内至少有一个地线回路。

　　图2 Virtex-5优化的引脚分布结构示意

　　3.逻辑块(CLB)支持差分结构，差分电路可有效地抑制共模干扰，尤其是EMI干扰。因此在Virtex-5的器件的逻辑阵列中，对类似于时钟的高速信号采用了差分总线的结构。

　　以上这些措施使Xilinx的FPGA具有非常好的信号完整性。