| DSP48A操作简介 |
| 类别:单片机/DSP |
| DSP48A的运算部分包括一个18位的预加器,其后是一个18×18的二进制补码乘法器,再后面通过两个48位数据通路多路复用器(X,Z)连接二输入的48位加法器/减法器。数据和控制输入端口可直接输入DSP48A的运算单元,也可通过1级或2级流水寄存器输入,该结构有助于实现不同的及高度流水运作的DSP应用。A,B数据输入端口支持1级或2级流水寄存输入,其他数据或控制端口可寄存一次。当使用流水寄存器时,DSP48A的全速率为250 MHz。
在最基本的操作模式中,加法器/减法器的输入可来自于上级的多路复用器,进位选择逻辑和乘法器。式(11-3)描述了加法器/减法器的输出。CARRYIN和X的输出`总是相加,其结果可与Z的输出相加或减: Adder Out (Z ± (X + CARRYIN)) (11-3) 式(11-4)描述了一种典型的使用乘法器的情况。A和B输入数据相乘,然后结果和C输入相加/减。当使用乘法功能时,加法器/减法器的输入将使用X多路复用器的输出,乘法器36位乘积在输出给乘法器之前将符号扩展为48位: Adder Out=C±(A×B+CARRYIN) (11 -4) 式(11-5)描述了B,D输入通过预加器相加减的情况。预加器的结果和A相乘,再与C相加。该方程可有效实现对称型的滤波器: Adder Out=C±(A×(D±B)+CARRYIN) (II-5) 下图为DSP48A的简化形式,8位OPMODE控制二输入加/减法器的数据来源以及预加器和加法器/减法器的功能。在任何情况下,36位的数据经过多路复用器符号扩展为48位数据输入给后面的加法器/减法器。基于36位操作数和48位累加器输出,保证位(保证不溢出的位数)的位数为12。这样在溢出发生前可进行的乘累加的次数为4 096次,组合OPMODE,CARRYINSEL和CARRYIN可控制预加器及加法器/减法器的功能。 |
相关技术资料
- pic16单片机应..
- 2008-1-9
- 基于单片机的某车型..
- 2008-1-7
- 基于ARM的FPG..
- 2008-1-7
- 基于单片机的电热水..
- 2007-11-15
- 一种基于单片机的汽..
- 2007-11-15
- 基于单片机的电子导..
- 2007-11-8
- 51单片机边沿触发..
- 2007-11-8
- 如何选择细纱机主电..
- 2007-11-5
- 单片机编程技巧
- 2007-9-14
- 空压机变频改造技术..
- 2007-9-3
- 运用定点DSP实现..
- 2007-8-7
- 基于TMS320C..
- 2007-8-9
- 一种用于图像认证的..
- 2007-7-29
- TMS320F20..
- 2007-8-9
- 多DSP系统互连方..
- 2007-8-9
- C5402 DSP..
- 2007-8-9
- 具有高可靠性的高速..
- 2007-8-9
- 基于DSP的实时M..
- 2007-8-7
- 带ARM核的双CP..
- 2007-8-9
- 基于TMS320V..
- 2007-8-9



