A[25:0]B[17:0]={((A[25:1]×B[17:0])+(A[0] AND B[17:1])),(A[0] AND B[0])}

　　可用两个DSP48E实现的最大乘法器为35×25，第1个DSP48E的A输入接A［24∶0］，B输入接为｛0，B［16∶0］)；第2个DSP48E的A输入通过级联路径也接A［24∶0］，而B输入接为(0，B［3417］)。

　　第1个DSP48E单元的输出通过17位移位的PCIN路径接入第2个DSP48E的加法器，第1个DSP48E产生最终乘积的低17位；第2个DSP48E产生最终乘积的［59.17］位。更大的乘法器可用一个DSP48E多周期的方式实现，或者用多个DSP48E在一个周期实现，如下表所示。