AD1877
的S / M
1
RLJUST
1
MSBDLY
1
WCLK
产量
BCLK
输入
LRCK
输入
串行口操作模式
从模式。 WCLK帧数据。 MSB是在输出
17 BCLK周期。提供在从模式下右对齐数据
用64
×
F
S
BCLK频率。见图7 。
从模式。 MSB在BCLK的周期后输出
WCLK检测HI 。 WCLK被采样的BCLK活跃
边，与MSB的下一个BCLK有效边沿有效。绑
WCLK HI结果我
2
S-对齐数据。参见图8 。
从模式。数据左对齐与WCLK帧的数据。
WCLK的LRCK转变后立即上升。 MSB是
有效的第一个BCLK有效边沿。见图9 。
从模式。数据I
2
S-有理WCLK帧的数据。
WCLK的LRCK上升后，在第二个BCLK周期跃迁
化。 MSB是在第二个BCLK有效边沿有效。看
网络连接gure 10 。
主模式。数据右对齐。 WCLK帧的数据，
在17 BCLK周期去HI 。 BCLK频率= 64
×
F
S
.
参见图11 。
主模式。数据右对齐+ 1 WCLK是脉冲在
17 BCLK周期，住HI只有1 BCLK周期。 BCLK
频率= 64
×
F
S
。参见图12 。
主模式。数据左对齐。 WCLK帧数据。
BCLK频率= 64
×
F
S
。参见图13 。
主模式。数据I
2
S-合理的。 WCLK帧数据。
BCLK频率= 64
×
F
S
。参见图14 。
在从模式下， LRCK和BCLK之间的关系
是不固定的，在某种程度上，可以有任意数量的
数据传输的结束和间BCLK周期
下一个LRCK转变。从模式时序图
因此，简化的，因为它们表现出精确的32位字段和64位
帧。
在两个从属模式，能够收拾两个16位的样品中
一个32位帧，如图15和16 BCLK ，
LRCK ，DATA和TAG的一半频率操作
（两倍的周期），为在64位的帧模式。这32位
帧模式由脉冲调制LRCK的HI为最小启用
之一BCLK周期最大为16 BCLK的周期。
在LRCK的HI为1 BCLK的周期的情况下被显示在图
15和16用一个或两个BCLK周期的HI脉冲上
LRCK ，注意，这两个左，右的TAG位输出
随即，背到后端。用三到16 BCLK周期
HI脉冲上LRCK ，左边的TAG位后接一至
14 “死”的周期（即，零），然后加入合适的标签
位。还要注意的WCLK保持HI持续时
AD1877是在32位的帧模式。图15示出了
左对齐的情况下，而图16示出了我
2
S-合理的情况下。
在所有模式中，左和右声道的数据与更新的
在当前的转换周期的最后1/8下一个样本（即
最后4个BCLK周期中32位的帧模式，并且内内
在64位模式下帧的最后8个BCLK周期）。必须将用户
约束输出定时，使得所述右通道的MSB
当前转换周期的最后1/8之前被读出。
1
1
0
输入
输入
输入
1
0
1
产量
输入
输入
1
0
0
产量
输入
输入
0
1
1
产量
产量
产量
0
1
0
产量
产量
产量
0
0
0
0
1
0
产量
产量
产量
产量
产量
产量
串口的数据时序的
该RDEDGE输入（引脚6 ）选择位时钟（ BCLK ）的极性。
RDEDGE HI导致数据在BCLK下降沿传输
在BCLK上升沿边缘，有效; RDEDGE LO引起
数据被上的BCLK上升沿有效传播
BCLK的下降沿。这示于该串行数据输出
时序图。 “采样”这一术语一般用来
表示BCLK沿（上升或下降）任何序列
数据是有效的。术语“发送”用于表示
其他BCLK边缘。在S / M输入（引脚7 ）选择从模式（ S /
M
HI ）或主模式（S / M LO ） 。请注意，在从模式下，
BCLK可以是连续的或选通（即，脉冲流很好地协同
荷兰国际集团数据阶段之后的非活动期间
信道）。
在主模式下，位时钟（ BCLK ） ，左/右时钟
（ LRCK ） ，字时钟（ WCLK ）总是输，性别
从主时钟的AD1877内部产生（ CLKIN ）
输入。在主控模式下， LRCK周期定义了一个64位的“框架”。
LRCK是HI的32位“场”和LRCK是LO为32位
“场”。
在从模式下，位时钟（ BCLK ） ，左/右时钟
（ LRCK ）为用户提供的输入。字时钟（ WCLK ）是
内部产生的输出，除非S / M是HI ， RLJUST是
HI ，和
MSBDLY
为LO ，当它是一个用户提供的输入而
控制该数据的位置。注意， AD1877不支持一
在从模式口异步操作;时钟（ CLKIN ，
LRCK ， BCLK和WCLK ）必须从外部进行衍生
常见的来源。在一般情况下， CLKIN应进行分频
内外兼修打造LRCK ， BCLK和WCLK 。
–10–
REV 。一
AD [ ANALOG DEVICES ]
