数字定时（ -40℃ <牛逼
A
< + 105 ℃， VDD_CORE = 3.3 V
5 ％ ， VDD_IO = 5.0 V
10%)
AD1895
最大
30.0
2, 3
单位
ns
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
参数
1
t
MCLKI
f
MCLK
t
MPWH
t
MPWL
MCLK_IN期
MCLK_IN频率
MCLK_IN脉宽高
MCLK_IN脉宽低
民
33.3
9
12
8
8
8
8
3
3
3
输入串行端口时序
LRCLK_I安装程序SCLK_I
t
LRIS
SCLK_I脉宽高
t
SIH
SCLK_I脉宽低
t
SIL
t
DIS
SDATA_I安装程序SCLK_I上升沿
t
DIH
从SCLK_I上升沿SDATA_I保持
输出串行端口时序
TDM_IN安装程序SCLK_O下降沿
t
TDMS
t
TDMH
从SCLK_O下降沿TDM_IN保持
t
DOPD
SDATA_O传播延迟，从SCLK_O ， LRCLK_O
SDATA_O从SCLK_O举行
t
DOH
t
LRoS
LRCLK_O安装程序SCLK_O （仅TDM模式）
t
LROH
LRCLK_O从SCLK_O保持（ TDM模式）
SCLK_O脉宽高
t
SOH
SCLK_O脉宽低
t
SOL
t
RSTL
RESET
脉冲宽度低
20
3
5
3
10
5
200
笔记
1
请参考时序图部分。
2
可能的最大采样速率是： FS
最大
= f
MCLK
/138.
3
f
MCLK
高达34兆赫，可以在下列条件下： 0∞C < Ť
A
< 70℃， 45/55或更好MCLK_IN占空比。
特定网络阳离子如有更改，恕不另行通知。
时序图
MCLK IN
LRCLK_I
t
LRIS
SCLK我
t
SIH
RESET
t
DIS
我SDATA
t
SIL
t
RSTL
图2中。
RESET
定时
t
DIH
Ø LRCLK
t
MPWH
t
SOH
SCLK Ø
t
DOPD
Ø SDATA
t
SOL
t
MPWL
t
DOH
t
LRoS
Ø LRCLK
图3. MCLK_IN时序
t
LROH
SCLK Ø
t
TDMS
在TDM
t
TDMH
图1.输入和输出的串行端口时序（ SCLK_I / O ，
LRCLK_I / O， SDATA_I / O ， TDM_IN ）
版本B
–3–
AD [ ANALOG DEVICES ]
