AD7245A/AD7248A
电路信息
D / A部分
该AD7245A / AD7248A包含一个12位的电压模式digi-
河谷 - 模拟转换器。来自转换器的输出电压
具有相同的正极性的基准电压使
单电源工作。参考电压为DAC是
通过片上嵌入式齐纳二极管提供。
该DAC包括一个高度稳定的薄膜， R-2R梯形的和
12高速NMOS单刀双掷开关。
的简化电路图该DAC示于图1 。
输出缓冲器的小信号（200 mV峰峰值）带宽
放大器典型地是1兆赫。从扩增的输出噪声
费里是低为25纳伏/ √Hz的在1kHz的频率的数字。
来自放大器的宽带噪声具有典型的峰到
150峰图
µV
对于1 MHz的输出带宽。有
在单间的输出噪声无显著差异
双电源供电。
参考电压
图1. D / A简化电路图
DAC的输入阻抗码相关，并且可以
变化从8千欧到无穷大。输入电容也发生变化
用代码，通常从50 pF到200 pF的。
OP放大器部分
该AD7245A / AD7248A包含内部低噪声埋没
这是修剪的绝对精度齐纳二极管参考
和温度系数。引用是内部CON-
，连接到该数模转换器。由于该DAC具有可变的输入阻抗
ANCE在其参考输入端的齐纳二极管的参考被缓冲。
这个缓冲基准是用户可用来驱动税务局局长
需要双极性输出范围cuitry 。它可以作为一个REF-
erence对于系统中的其它部件，只要它是从外部
缓冲。参考将给长期稳定性可比
最好的分立齐纳二极管参考。性能
在AD7245A的/ AD7248A指定与内部参考，
和所有的测试和修整，是用此引用。该
基准应在REF OUT引脚以及建议进行去耦
谁料去耦组件10
µF
和0.1
µF
电容
器串联，用10
Ω
电阻器。的简化原理图
参考电路示于图3 。
电压模式D的输出/ A转换器是由一个缓冲
同相CMOS放大器。用户具有访问两个增益
可连接，以允许不同的输出设置电阻
放的电压范围（稍后讨论） 。缓冲放大器是钙
pable发展至10 V的跨2 k负载到GND的。
输出放大器可以由单个正被操作
通过把V电源
SS
= AGND = 0 V放大器可以
也可以从双电源供电，使双极性输出
有双电源，以+ 5V范围-5 V的优点
对于单极性输出范围是更快的建立时间电压
接近0 V，2.5毫安充分吸收能力保持在恩
轮胎的输出范围，并消除负面的影响所抵消
上的传递特性（前面所述） 。图2
显示放大器的单电源供电的吸收能力
操作。
图3.内部参考
数字部分
该AD7245A / AD7248A数字输入与EI-兼容
疗法TTL或5V CMOS电平。所有的数据输入是静态的亲
tected的MOS栅极具有小于1 nA的典型输入电流。
控制输入信宿更高的电流（150
µA
最大值） ，结果
的快速数字接口。所有的内部输入保护
逻辑输入是通过片上分布式的二极管来实现。
该AD7245A / AD7248A具有非常低的数字馈通
10 nV-s表示在5 V输出范围的身影。这是由于这样的电压
DAC的年龄模式配置。大多数的冲动处于激活
tually作为整个封装馈通的结果。
接口逻辑信息AD7245A
图2.典型的单电源吸收电流和
输出电压
表一显示了AD7245A操作的真值表。部分
包含两个12位锁存器中，输入锁存器和一个DAC锁存器。
CS
和
WR
控制输入锁存器而装载
LDAC
CON-
trols的信息从输入的传输锁存器
DAC锁存器。所有的控制信号是触发电平;因此
任一个或两个锁存器可以被制成透明的，输入闩
通过保持
CS
和
WR
“LOW” ， DAC锁存器通过保持
LDAC
“低”的输入数据被锁存的上升沿
WR 。
–8–
REV 。一
AD [ ANALOG DEVICES ]
