AD7824/AD7828
模式0
模式1
图14示出了用于模式0的操作的时序图。这
模式只能用于具有一个WAIT微处理器
态设施，由此一个READ指令周期可以延长
以适应慢速存储器器件。在读取操作带来
CS
和
RD
低，启动一次转换。模拟多路复用器
地址输入必须保持有效，而
CS
和
RD
是低的。该
数据总线（ DB7 - DB0 ）保持在三态状态，直到
转换完成。有两个转换器的输出状态
在AD7824 / AD7828 ，中断（ INT ） ，准备（ RDY ） ，这
可用于驱动微处理器就绪/等待输入。
该RDY是一个开漏输出（无内部上拉设备）
变为低电平的下降沿
CS
并进入处于高阻抗
转换结束时， 8位转换结果显示在
数据输出。如果不需要由RDY的状态时，外部
上拉电阻可以省略， RDY输出连接到GND 。
该
INT
变为低电平时，转换完成后，返回高
上的上升沿
CS
or
RD 。
模式1操作是专为应用的微处理器的
处理器是不是被迫进入等待状态。在读操作需要
CS
和
RD
低，这将触发一个转换（参见图15）。该
多路转换器的地址输入锁存的上升沿
RD 。
从以前的转换数据从三态读
数据输出（ DB7 - DB0 ） 。该数据可以被忽略，如果不
所需。请注意， RDY输出（开漏输出）做
不提供在这个模式中的任何状态信息，并且必须
连接到GND 。在转换结束时，
INT
变低。一
需要第二次读操作以访问新的转换
结果。这个读操作锁定了新的地址到多
路开关量输入，并开始另一次转换。
INT
返回高的
当所述第二读取操作的结束，
CS
or
RD
返回高电平。
2.5延迟
µs
必须读操作之间被允许。
CS
t
CSS
RD
t
CSH
t
CSS
t
AS
类似物
通道
地址
地址
有效
t
P
t
AS
地址
有效
t
AH
RDY
t
RDY
INT
t
INTH
t
CRD
t
ACC2
数据
有效
t
DH
数据
高阻抗
图14.模式0时序图
CS
t
CSS
RD
t
RD
t
CSH
t
CSS
t
RD
t
CSH
t
P
t
AS
类似物
通道
地址
地址
有效
t
AS
地址
有效
t
AH
t
CRD
t
INTH
INT
t
AH
t
INTH
t
ACC1
数据
老
有效
t
DH
t
ACC1
新
有效
t
DH
图15.模式1时序图
牧师˚F
–9–
AD [ ANALOG DEVICES ]
