AD7849
其它输出电压范围
微处理器接口
在某些情况下，用户可能需要的输出电压范围的其他
除已经提到的。一个实例是系统哪
所需要的输出电压为毫伏的一个整数（即
1毫伏， 2毫伏，等等） 。如果图18的情况下，则LSB大小
125
µV.
这使得可以进行编程整个毫伏val-
的UE处的输出。表三显示的代码表图18 。
+15V
+5V
微处理器接口连接到AD7849是通过一条串行总线
它采用标准的协议与DSP处理器兼容
和微控制器。通信信道需要一个
三线接口，由一个时钟信号，数据信号
和一个同步信号。的AD7849需要一个16位的
数据在SCLK的下降沿有效数据字。对于所有
在接口方面， DAC的更新程序将自动完成
当所有的数据被时钟，或者它可以在控制之下进行
of
LDAC 。
图20至24显示了被配置用于连接到AD7849
一些受欢迎的DSP处理器和微控制器。
V
DD
8
1
R1
8.192V
V
REF +
V
CC
R
OFS
V
OUT
V
OUT
（ 0V至+ 8.192V ）
AD584
R2
4
AD7849 - ADSP- 2101 / ADSP- 2102接口
AD7849*
DGND
V
REF-
AGND
信号
GND
*
附加引脚
为清楚起见省略
图18. 0 V至8.192 V输出范围
表Ⅲ。码表图18
二进制数
在DAC锁存器
最高位
最低位
1111
1000
0000
0000
0000
0000
1111
0000
0000
0000
0000
0000
1111
0000
0000
0000
0000
0000
1111
0000
1000
0100
0010
0001
模拟输出
(V
OUT
)
8.192 V (65535/65536) = 8.1919 V
8.192 V (32768/65536) = 4.096 V
8.192 V (8/65536) = 0.001 V
8.192 V (4/65536) = 0.0005 V
8.192 V (2/65536) = 0.00025 V
8.192 V (1/65536) = 0.000125 V
图20显示了AD7849和之间的串行接口的
ADSP - 2101 / ADSP- 2102 DSP处理器。在ADSP- 2101 /
ADSP -2102包含两个串行端口和任意端口可能
在该界面中使用。的数据传输是通过发起
TFS
去
低。从ADSP- 2101 / ADSP- 2102数据移入
AD7849在SCLK的下降沿。该DAC可向上
通过召开日期
LDAC
高，同时执行写周期。
TFS
必须采取高16位的写周期之后。
LDAC
is
带来低的周期的结束和DAC输出是向上
过时。中示出的DAC的接口是使用EX-更新
外部定时器，它产生一个
LDAC
脉搏。这也可能是
使用从时处理控制或解码地址线完成
SOR 。可选地，如果
LDAC
输入硬连线低输出
认沽自动更新上发生的第16个下降沿
SCLK 。
定时器
ADSP-2101
ADSP-2102*
SCLK
DT
TFS
LDAC
SCLK
SDIN
SYNC
AD7849*
注：假设16位分辨率; 1 LSB = 8.192 V / 2
16
= 125
µV.
发电
5 V输出范围从+5 V单参考
为清楚起见省略*额外的引脚
下图显示了如何生成
±
5 V输出范围
采用+5 V单电源时的参考。 V
REF-
连接到0V
和R
OFS
连接到V
REF +
。 +5 V基准电压输入
应用到这些引脚。与载入DAC都为0，该非
输出级放大器的非反相端为0V和
V
OUT
是V简直就是逆
REF +
。加载至全1
的DAC中，输出级放大器的非反相终端是
在5V等V
OUT
也是在5 V.
+15V
+5V
图20. AD7849以ADSP - 2101 / ADSP- 2102接口
AD7849 - DSP56000接口
2
8
6
V
DD
R
OFS
V
REF +
R1
10kΩ
V
CC
V
OUT
AD586
C1
1nF
5
4
V
OUT
（ -5V至+ 5V ）
在AD7849与DSP56000之间的串行接口
在图21中示出的DSP56000设置为正常的
异步模式下操作，门控时钟。它还可设置
开与SCK和SC2的一个16位字作为输出和FSL
控制位设置为“0” 。 SCK是在内部产生
DSP56000和施加于AD7849 SCLK输入。从数据
该DSP56000是在SCK的下降沿有效。在SC2
输出提供成帧脉冲的有效数据。此行必须
被施加到之前被反转
SYNC
的输入
AD7849.
在此界面的
LDAC
从外部产生的脉冲
计时器被用于更新各DAC的输出。此更新
也可以使用一个位可编程控制线产生
从DSP56000 。
AD7849*
DGND
V
REF-
V
SS
AGND
信号地
*
附加引脚
为清楚起见省略
–15V
图19.生成
±
5 V输出范围从+5 V单
–12–
版本B
AD [ ANALOG DEVICES ]
