欢迎访问ic37.com |
会员登录 免费注册
发布采购

HCTL-2000 参数 Datasheet PDF下载

HCTL-2000图片预览
型号: HCTL-2000
PDF下载: 下载PDF文件 查看货源
内容描述: 正交解码器/计数器接口IC [Quadrature Decoder/Counter Interface ICs]
分类和应用: 解码器计数器接口集成电路
文件页数/大小: 18 页 / 321 K
品牌: AGILENT [ AGILENT TECHNOLOGIES, LTD. ]
 浏览型号HCTL-2000的Datasheet PDF文件第3页浏览型号HCTL-2000的Datasheet PDF文件第4页浏览型号HCTL-2000的Datasheet PDF文件第5页浏览型号HCTL-2000的Datasheet PDF文件第6页浏览型号HCTL-2000的Datasheet PDF文件第8页浏览型号HCTL-2000的Datasheet PDF文件第9页浏览型号HCTL-2000的Datasheet PDF文件第10页浏览型号HCTL-2000的Datasheet PDF文件第11页  
手术
在HCTL-的框图
20XX系列示于图6 。
每个主要的操作
功能是在所描述的
下面的章节。
图6.简化的逻辑图。
数字噪声滤波器
所述数字噪声滤波器部分
负责对拒绝噪音
输入正交信号。
输入部分采用两个
技术来实现
改进的噪声抑制。
施密特触发器输入和
三时钟周期延迟滤波器
共同用来抑制低电平噪声
大,持续时间短的噪音
这通常发生在尖峰
马达系统的应用程序。两
共模和差
模噪声将被拒绝。用户
从这些技术通过利益
中的数据的改善的完整性
2-184
该计数器。假数
由噪声触发被避免。
图7示出了简化的
概略输入部分的。
该信号首先通过
通过施密特触发缓冲器
以解决输入的问题
缓慢的上升时间信号和
低噪声水平(约
< 1 V ) 。在清理信号
然后被传递到一个4位
延迟滤波器。对每个信号
通道进行采样,在上升沿
时钟边沿。的时间历史
信号被存储在4位的
移位寄存器。对任何改变
输入一个稳定的水平测试
存在三
连续的时钟上升沿。
因此,经滤波的输出
波形只能改变后
的输入电平有相同的值
三个连续的上升时钟
边缘。参阅图8,其
给出了时序图。该
该电路的结果是
之间的短期上涨噪声尖峰
时钟边沿被忽略,
脉冲短于两个时钟
期间被拒绝。