F I ñ A L
引脚说明
A23–A1
地址总线（输出）
输出物理内存或I / O端口地址。
ADS
地址状态（低电平有效;输出）
表示一个有效的总线周期的定义和地址
（W / R ，D / C ， M / IO ， BHE ， BLE和A23 -A1 ）正在
在Am386SX / SXL / SXLV微处理器驱动
销。通过ADS发起的总线周期必须被终止
由就绪。
BHE ， BLE
字节使能（低电平有效;输出）
表示该数据总线的数据字节参与一个
总线周期。
忙
忙时（低电平有效;输入）
信号处于忙碌状态，从一个处理器扩展。
BUSY有一个内部上拉电阻。
CLK2
CLK2 （输入）
提供了Am386SX根本定时/
SXL / SXLV微处理器。
D15–D0
数据总线（输入/输出）
内存中数据的输入，I / O和中断应答响应
边读周期;存储过程中输出的数据和I / O
写周期。
D / C
数据/控制（输出）
总线周期定义引脚用于区分数据赛扬
克莱斯，内存或I / O ，从控制周期而
在中断响应，暂停和代码读取。
错误
错误（低电平有效;输入）
信号从处理器延伸到错误条件。
错误有一个内部上拉电阻。
FLT
FLOAT（低电平有效;输入）
输入这迫使所有的双向输出显
的NAL ，包括HLDA ，向三态条件。 FLT
有一个内部上拉电阻。销，如果不使用，
应断开。
HLDA
总线保持应答（高电平有效;输出）
输出表示Am386SX / SXL / SXLV微
处理器交出其逻辑总线控制
另一个总线主控。
HOLD
总线保持请求（高电平有效;输入）
输入允许另一个总线主要求的控制
本地总线。
IIBEN （ Am386SXLV只）
I / O指令中断使能（低电平有效;输入）
启用I / O指令断点功能。 IIBEN有
动态内部上拉电阻。该IIBEN的上拉是
RESET和每当在有源信号不
由系统驱动的低电平有效。
INTR
中断请求（高电平有效;输入）
可屏蔽输入的信号的Am386SX / SXL /
SXLV微处理器暂停执行的电流
租程序并执行一个中断应答
功能。
LOCK
总线锁定（低电平有效;输出）
总线周期定义引脚，指示等系
统总线主控器没有获得系统的控制权
总线处于活动状态时。
M / IO
内存/ IO （输出）
总线周期定义引脚区分内存赛扬
克莱斯从输入/输出周期。
NA
接下来地址（低电平有效;输入）
用于请求地址流水线。
NC
无连接
应始终悬空。的连接
NC表示可以使处理器出现故障或者是
与Am386SX未来步进不相容/
SXL / SXLV微处理器。
NMI
不可屏蔽中断请求
（高电平有效;输入）
非屏蔽输入该信号到Am386SX /
SXL / SXLV微处理器中止执行的
目前的计划并执行一个中断应答
功能。
PEREQ
处理器延期申请（高电平有效;输入）
表示处理器必须被传送的数据
由Am386SX / SXL / SXLV微处理器。 PEREQ
有内部下拉电阻。
10
Am386SX / SXL / SXLV微处理器数据表
AMD [ ADVANCED MICRO DEVICES ]
