BL1302A57/S
发送输入放大器的模拟接口
I
I
XA
输入漏电电流
R
I
XA
输入阻抗
R
O
XA
输出阻抗
R
L
XA
负�½½阻抗
C
L
XA
负�½½电容
V
O
XA
输出动态范围
A
V
XA
电压增益
F
U
XA
单�½�增益带�½
V
OS
XA
失调电压
V
CM
XA
共模电压
CMRRXA
共模抑制比
PSRRXA
电源抑制比
接收滤波器的模拟接口部分
R
O
RF
输出阻抗
R
L
RF
负�½½阻抗
C
L
RF
负�½½电容
VOS
R
O
输出直流失调电压
-2.5V≤V≤2.5V,VF
X
I
±
-2.5V≤V≤2.5V,VF
X
I
±
闭环，单�½�增益
GS
X
GS
X
GS
X
,R
L
≥10K
Ω
VF
X
I
+
到
GS
X
-200
10
1
10
-2.8
5000
1
-20
-2.5
60
60
50
2.8
2
+20
2.5
200
3
nA
M
Ω
Ω
k
Ω
CMRRXA＞60dB
DC Test
DC Test
pF
V
V/V
MHz
mV
V
dB
dB
VF
R
O
脚
VF
R
O=
±
2.5V
1
600
-200
3
500
200
Ω
Ω
pF
mV
功耗
I
CC
0
卸电状态电流
不加负�½½*
I
BB
0
卸电状态电流
不加负�½½*
I
CC
1
加电状态电流
不加负�½½
I
BB
1
加电状态电流
不加负�½½
*这种测试应在正常加电工�½�一段时间后进行
0.14
0.20
5.0
5.0
0.30
1.5
10.0
10.0
mA
mA
mA
mA
3)
定时规范
( V
CC
=5.0V
±
5%，V
BB
=-5V
±
5%，Ta=0℃~70℃。所有信号�½以 GNDA
为基准。典型值是在
V
CC
=+5V，V
BB
=-5.0V，Ta=+25℃下测量)
符号 参数
条件
最小
典型
最大
单�½�
1/t
PM
主时钟频率
取决于
BCLK
R
/
1.536
MHz
1.554
CLKSEL
脚 的输入
MCLK
X
和
MCLK
R
2.048
t
RM
主时钟上升时间
MCLK
X
和
MCLK
R
50
ns
t
FM
主时钟下降时间
MCLK
X
和
MCLK
R
50
ns
t
PB
�½�时钟周期
485
488
15725
ns
t
RB
�½�时钟上升时间
BCLK
X
和
MCLK
R
50
ns
t
FB
�½�时钟下降时间
BCLK
X
和
MCLK
R
50
ns
t
wMH
主时钟高电平�½度
BCLK
X
和
MCLK
R
160
ns
t
wML
主时钟�½�电平�½度
MCLK
X
和
MCLK
R
160
ns
t
SFFM
从
FS
X
上沿到
MCLK
X
下
仅对长帧
100
ns
降沿的建立时间
t
WBH
�½�时钟高电平�½度
V
IH
=2.2V
160
ns
t
WBL
�½�时钟�½�电平�½度
V
IL
=0.6V
160
ns
t
HBFL
�½�时钟下沿到帧同步脉冲
仅对长帧
0
ns
下沿保持时间
http://www.belling.com.cn
-5-
Total
12 Pages
8/28/2006
Wrote by 2006
BELLING [ SHANGHAI BELLING CO., LTD. ]
