BL1302A67/1302A67S
三、管脚说明，管脚图，方框图
1.管脚说明
编 号 代
号
I/O
1
VPO
+
O
2
GNDA
I
－
3
VPO
O
4
VPI
I
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
VF
R
O
V
CC
FS
R
D
R
BCLK
R
/CLKSEL
MCLK
R
/PDN
MCLK
X
BLCK
X
D
X
FS
X
TS
X
ANLB
GS
X
-
VF
X
I
+
VF
X
I
V
BB
O
I
I
I
I
I
I
I
O
I
O
I
O
I
I
I
说
明
接收功放的非反向输出
模拟地，所有信号�½以此脚电平�½�参考
接收功放的反向输出
接收功放的反向输入.
将 VPI 与 V
BB
相 接 时，接收
功放处于卸电状态
接收放大器的模拟输出
正电源，V
CC
= 5V±5%
接收帧同步脉冲
接收 PCM 数据输入端
接收�½�时钟兼主频选择
接收主时钟兼卸电控制
发送主时钟
发送�½�时钟
三态 PCM 数据输出
发送帧同步脉冲输入
开漏输出端，编码时隙输出�½�电平
模拟回路返回(loopback)控制端。逻辑”0”时正常工�½�；
+
逻辑”1”时，发送滤波器的输入与 VPO 端相接
发送输入放大器的模拟输出
发送输入放大器的负向输入端
发送输入放大器的正向输入端
负电源，V
BB
= -5V±5%
http://www.belling.com.cn
-2-
Total
15 Pages
8/28/2006
Wrote by 2006
BELLING [ SHANGHAI BELLING CO., LTD. ]
