BL1302A67/1302A67S
1/t
PM
主时钟频率
MCLK
X
和 MCLK
R
(取决于
BCLK
R
/CLKSEL 脚的输入)
MCLKx 和 MCLK
R
MCLKx 和 MCLK
R
485
BLCKx 和 BCLK
R
BLCKx 和 BCLK
R
BLCKx 和 BCLK
R
MCLKx 和 BCLK
R
488
1.536
1.544
2.048
MHz
MHz
MHz
50
ns
50
ns
15725 ns
50
ns
50
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
RM
t
FM
t
PB
t
RB
t
FB
t
WMH
t
WML
t
SBFM
t
SFFM
t
WBH
t
WBL
t
HBFL
t
HBFS
t
SFB
t
DBD
t
DBTS
t
DZC
t
DZF
t
SDB
t
HBD
t
SF
t
HF
t
HBFI
t
WFL
主时钟上升时间
主时钟下降时间
�½�时钟周期
�½�时钟上升时间
�½�时钟下降时间
主时钟高电平�½度
主时钟�½�电平�½度
从 BCLKx 上沿到 MCLKx 下降沿
的建立时间
从 FSx 上沿到 MCLKx 下降沿的
建立时间
�½�时钟高电平�½度
�½�时钟�½�电平�½度
�½�时钟下沿到帧同步脉冲下沿
保持时间
从�½�时钟上沿到帧同步脉冲上
沿的保持时间
从帧同步到�½�时钟下沿的保持时间
BCLKx 的上沿到有效数据之间
的延时
到 TS
X
输出�½�电平的延时
从 BCLKx 下沿到输出数据被禁
止的延时
从 FSx 或 BCLKx(以后来为准)到
有效数据之间的延时时间
从 D
R
有效到 BCLK
R
/x 下沿的建
立时间
从 BCLK
R
/x 下沿到 D
R
无效的
保持时间
从 FSx/
R
到 BCLKx/
R
下沿的建立时间
从 BCLKx/
R
下沿到 FSx/
R
下沿的
保持时间
从�½�时钟第三周期的下沿到帧
同步的建立时间
帧同步脉冲的最小�½�电平�½度
短帧定时图
http://www.belling.com.cn
160
160
100
100
160
160
0
0
80
0
0
50
20
50
50
仅对长帧
仅对长帧
仅对短帧
仅对长帧
负�½½=150PF 加二个
LSTTL 负�½½
负�½½=150pF 加二个 LSTTL 负�½½
C
L
=0pF 到 150pF
C
L
=0pF 到 150pF
140
140
165
165
短帧同步脉冲(1 �½�时钟周期长) 50
短帧同步脉冲(1 �½�时钟周期长) 100
长帧同步脉冲(3�½�8 �½�时钟周期 100
长)
64Kb/s 的工�½�模式
160
-9-
Total
15 Pages
8/28/2006
Wrote by 2006
BELLING [ SHANGHAI BELLING CO., LTD. ]
