BL75R04SM 2K �½� EEPROM 射频识别
（RFID）芯片
2 EEPROM
存储器结构
BL75R04SM
的存储器结构如下图所示。2K
bits
�½�
EEPROM
共分为
64
块，每块
4
字节共
32
�½�，另外
2
�½�（寻址时每�½�视�½�一个字节）用于写保护。以字节�½�为最小
读写单�½�。字节地址最高�½�（A[9]）用于区分数据区（A[9]＝0）和锁存区（A[9]＝
1），块写（锁）或双块写（锁）时，多�½�的�½��½�地址被�½略（即只比较地址高
�½�）。
图
2 BL75R04
的存储区分配
对除用户数据区以外的存储区域的功�½说明如下：
2.1 锁存�½�
BL75R04SM
中，每个数据块对应有两个锁存�½�，第一�½�是用户锁存�½�，第二�½�是制
造商锁存�½�。其块安全状态字的定义如下表。
表 1 锁存�½�定义
块安全状态字节
Block Security Status Byte
(ISO/IEC 15693-3)
Bit # Flag Name
State Description
1
User Lock bit
0
ISO
非用户锁存
1
ISO
用户锁存
2
Factory Lock Bit
0
TI
非制造商锁存
1
TI
制造商锁存
3-8
0
ISO
设为“0”
用户锁存�½�由用户来控制。“制造商锁存”意味着在生产过程中，可以由制造商来锁存
任�½�一个存储块的内容。
http://www.belling.com.cn
-2-
Total
5 Pages
8/16/2006
BELLING [ SHANGHAI BELLING CO., LTD. ]
