BL6501A
管脚描述
管脚号
1
2
3
4，5
6
7，8
9
10
11
12
13，14
15，16
17
18
19
20
21
22
符号
DVDD
AC /
DC
AVDD
V1A，V1B
V1N
V2N，V2P
单相双电流采样电�½计量芯片
说明
正电源（+5V）
，提供数字部分电源，正常工�½�时电源电压应该保持在
5V
±5%之间。
数字高通滤波器选择脚，高电平有效（典型连接接高电平）
。
正电源（+5V）
，提供模拟部分电源，正常工�½�时电源电压应该保持在
5V
±5%之间。
两路电流采样信号的正输入脚。对
V1N
端的最大差分输入电压分别为
±660mV。
电流采样信号的负输入脚。
电压采样信号的负、正输入脚。最大差分输入电压为±660mV。
复�½�引脚，�½�电平有效。
参考电压调整端，片内基准电压标称值在
2.44±8%，温度系数典型值为
30ppm/°C。允许�½�用外部 2.5V
电压输入。
内部模拟电路的接地点。
高频校验脉冲选择端，与
S1，S0
组合起来选择
CF
的输出频率，见后面。
通过
S1，S0
的组合可以针对不同的电表常数选择不同的输出频率，为电
表设计提供更大的选择范围。
用来选择电流通道的系统增益，增益选择具�½�数值见后面。
外部时钟引入或与
CLKOUT
之间接晶振。
时钟驱动脚或与
CLKIN
之间接晶振。
高电平指示错误用电。�½�
V1N
和
V1B
输入信号相差
12.5%时，有指示。
在
V1N
和
V1B
恢复平衡后， FAULT不再指示，并对输出清零。
负向有功功率指示信号，�½�电流通道和电压通道输入信号的相�½�差大于
90°时，该脚输出高电平。
内部数字电路接地点。
高速校验脉冲输出脚，输出频率正比与瞬时有功功率的大小，可以有多
种选择。
�½�速逻辑脉冲输出脚，其输出频率正比于平均有功功率的大小，F1、F2
为非交叠输出，可以驱动机电式计度器或两相步进电机。输出频率见
BL6501A
计算公式。
RESET
VREF
AGND
SCF
S1，S0
G1，G0
CLKIN
CLKOUT
故障
REVP
DGND
CF
23，24
F1，F2
http://www.belling.com.cn
-2-
总
11页
8/8/2006
BELLING [ SHANGHAI BELLING CO., LTD. ]
