BH616UV8010
写周期2
地址
t
CW
(11)
(1,6)
t
WC
CE1
(5)
CE2
(5)
t
CW
LB , UB
(12)
(11)
t
BW
t
AW
t
WR
(3)
WE
t
AS
t
WHZ
D
OUT
(4,10)
t
WP
(2)
t
OW
t
DW
t
DH
(8,9)
(7)
(8)
D
IN
注意事项:
1.我们必须在地址转换高。
2.存储器的内部写入时间由CE1和CE2活性和WE的重叠限定
低。所有的信号必须是活动的发起写任何一个信号可以终止的写
将无效。数据输入建立和保持时间应被引用到第二
因此终止了写入的信号的过渡边缘。
3. t
WR
从CE1的早期测量或我们是否过高或CE2变低时写的结尾
周期。
4.在这期间, DQ引脚处于输出状态,使相对相位与输入信号
的输出不能被应用。
5.如果CE1低电平的跳变或CE2高的转变同时发生的WE低
转换或在WE过渡后,输出保持在高阻抗状态。
6. OE连续低( OE = V
IL
).
7. D
OUT
是这个写周期写入数据的相位相同。
8. D
OUT
是下一个地址的读数据。
9.如果CE1低, CE2为高,在此期间, DQ引脚的输出状态。然后将数据
相位相反的输出的输入信号不能被应用于它们。
10.转换测量
±
为500mV从稳定状态用C
L
= 5pF的。
该参数是保证,但不是100 %测试。
11. t
CW
是从CE1变低或CE2要高写的结尾后测得的。
R0201-BH616UV8010
8
修订版1.2
五月。
2006