欢迎访问ic37.com |
会员登录 免费注册
发布采购

BH62UV8000AI-70 参数 Datasheet PDF下载

BH62UV8000AI-70图片预览
型号: BH62UV8000AI-70
PDF下载: 下载PDF文件 查看货源
内容描述: 超低功耗/高速CMOS SRAM [Ultra Low Power/High Speed CMOS SRAM]
分类和应用: 静态存储器
文件页数/大小: 9 页 / 127 K
品牌: BSI [ BRILLIANCE SEMICONDUCTOR ]
 浏览型号BH62UV8000AI-70的Datasheet PDF文件第1页浏览型号BH62UV8000AI-70的Datasheet PDF文件第2页浏览型号BH62UV8000AI-70的Datasheet PDF文件第3页浏览型号BH62UV8000AI-70的Datasheet PDF文件第4页浏览型号BH62UV8000AI-70的Datasheet PDF文件第5页浏览型号BH62UV8000AI-70的Datasheet PDF文件第6页浏览型号BH62UV8000AI-70的Datasheet PDF文件第8页浏览型号BH62UV8000AI-70的Datasheet PDF文件第9页  
BSI
写周期2
(1,6)
BH62UV8000
t
WC
地址
t
CW
(11)
CE1
(5)
CE2
(5)
t
AW
WE
t
AS
t
WHZ
D
OUT
(4,10)
t
CW
(11)
(2)
t
WP
t
WR2
(3)
t
OW
t
DW
t
DH
(8,9)
(7)
(8)
D
IN
注意事项:
1.我们必须在地址转换高。
2.存储器的内部写入时间由CE1和CE2活性和WE低的重叠限定。
所有的信号必须是活动的发起写任何一个信号可以通过将非活动结束写入。
的数据输入的设置和保持时间应参考信号的第二过渡边缘
终止写入。
3. t
WR
是CE1的早期检测或WE变高或CE2变低,在写周期的结束。
4.在这期间, DQ引脚处于输出状态,使相位相反的输入信号
输出必须不被应用。
5.如果CE1低电平的跳变或CE2高的转变同时发生的WE负跳变
或在WE过渡后,输出保持在高阻抗状态。
6. OE连续低( OE = V
IL
).
7. D
OUT
是这个写周期写入数据的相位相同。
8. D
OUT
是下一个地址的读数据。
9.如果CE1低, CE2为高,在此期间, DQ引脚的输出状态。然后将数据输入
相反的相位的输出信号不能被应用于它们。
10.转换测量
±
为500mV从稳定状态用C
L
= 5pF的。
该参数是保证,但不是100 %测试。
11. t
CW
是从CE1变低或CE2要高写的结尾后测得的。
R0201-BH62UV8000
7
修订版1.0
七月
2005