BS616LV1010
写周期2
(1,6)
t
WC
地址
t
CW
(11)
CE
(5)
LB , UB
(12)
t
BW
t
AW
(3)
WE
t
AS
t
WHZ
D
OUT
(4,10)
t
WP
(2)
t
WR2
t
OW
t
DW
t
DH
(8,9)
(7)
(8)
D
IN
注意事项:
1.我们必须在地址转换高。
2.存储器的内部写入时间由CE的重叠定义和WE低。所有
信号必须是活动开始写的任何一个信号可以通过将终止写
无效。数据输入建立和保持时间应被引用到的第二次转型
该终止写信号的边沿。
3. t
WR
从CE的早期测定或WE变高,在写周期的结束。
4.在这期间, DQ引脚处于输出状态,使得相对输入信号
相的输出必须不被应用。
5.如果同时出现在我们的负跳变或WE之后, CE低过渡
过渡,输出保持在高阻抗状态。
6. OE连续低( OE = V
IL
).
7. D
OUT
是这个写周期写入数据的相位相同。
8. D
OUT
是下一个地址的读数据。
9.如果CE为低,在此期间, DQ引脚的输出状态。然后将数据输入信号
相位相反的输出不能被应用于它们。
10.转换测量
±
为500mV从稳定状态用C
L
= 5pF的。
该参数是保证,但不是100 %测试。
11. t
CW
从CE后期会低到写结束时开始算起。
12.读/写周期的变化必须伴随着CE或地址切换。
R0201-BS616LV1010
8
修订版2.6
五月。
2006