CY2304
3.3V零延迟缓冲器
特点
•零输入输出传输延迟,可调
在FBK输入电容负载
•多种配置,请参阅“可用的配置
范“表
•多低偏移输出
•10 MHz至133 MHz的工作范围
• 90 ps的典型峰值周期到周期抖动为15pF , 66MHz的
•节省空间的8引脚150密耳SOIC封装
• 3.3V工作电压
•工业应用温度
需要被驱动到FBK销,并且能够获得
从该输出中的一个。输入至输出偏斜
保证是小于250 ps的输出至输出偏斜
被保证是小于200ps的。
该CY2304有每两个输出两个银行。
该CY2304 PLL进入的时候有一个掉电状态
在REF输入没有上升沿。在这种模式下,所有的输出都
三态并且PLL被关断,从而导致在小于
25
µA
的电流消耗。
多个CY2304设备能够接受相同的输入时钟和
在一个系统中分发。在这种情况下,之间的歪斜
的两个设备输出被保证是小于500 ps的。
该CY2304是在两种不同的配置,如
在“可用配置”表中。该CY2304-1
是基体部分,其中输出频率等于
引用如果在反馈路径中没有计数器。
该CY2304-2允许用户获得价和1 /2倍或2倍
频率上的每个输出库。的确切配置和
输出频率取决于其输出驱动
反馈引脚。
功能说明
该CY2304是设计用来分发3.3V零延迟缓冲器
在高速时钟PC ,工作站,数据通信,电信,和
其它高性能应用。
该器件具有一个片上锁相环( PLL ),用于锁定到
输入时钟呈现在REF引脚。该PLL反馈
逻辑框图
FBK
CLKA1
REF
PLL
CLKA2
/2
额外的除法(-2 )
引脚配置
8引脚SOIC
顶视图
REF
CLKA1
CLKA2
GND
1
2
3
4
8
7
6
5
FBK
V
DD
CLKB2
CLKB1
CLKB1
CLKB2
可配置
设备
CY2304-1
CY2304-2
CY2304-2
FBK从
银行A或B
银行
B组
银行A频率B组频率
参考
参考
2 ×参考
参考
Reference/2
参考
赛普拉斯半导体公司
文件编号: 38-07247牧师* D
•
3901北一街
•
圣荷西
,
CA 95134
•
408-943-2600
修订后的2005年1月12日