CY2305
CY2309
低成本3.3V零延迟缓冲器
特点
■
■
■
■
功能说明
该CY2309是设计成一种低成本3.3V零延迟缓冲器
分配高速时钟，并采用16引脚SOIC或
TSSOP封装。该CY2305是的8引脚版本
CY2309 。它接受一个参考输入，并驱动了5
低偏移时钟。每个器件的-1H版本在向上操作
以100- / 133 MHz的频率，并具有传动比更高-1
设备。所有部件具有片上PLL的哪个锁定到输入时钟
REF引脚。 PLL反馈是在芯片上，并获得
从CLKOUT垫。
该CY2309具有两个银行的每个四个输出，它可以是
通过如图所示的“选择输入的选择输入端的控制
解码“第3页上的表。如果所有的输出时钟是不需要的，
BankB可三态的。选择输入还允许输入
时钟被直接施加到输出端为芯片和系统
测试目的。
该CY2305和CY2309的PLL进入掉电模式时，
还有在REF输入没有上升沿。在这种状态下，
输出三态并且PLL被关断，从而导致
小于25.0
μA
电流消耗这些零件。该CY2309 PLL
在一个另外的情况下关闭，如图中的表所示。
多CY2305和CY2309设备可以接受相同的输入
时钟和分发。在这种情况下，输出之间的偏斜
的两个设备被保证是小于700 ps的。
该CY2305 / CY2309有两个/三个不同的可
的配置，如图中的订购信息（第10页） 。
该CY2305-1 / CY2309-1是基部。该CY2305-1H /
CY2309-1H是-1的高驱动版本，它的兴起和
下降时间小于-1的速度要快得多。
10 MHz至100- / 133 MHz的工作范围，与CPU兼容
和PCI总线频率
零输入输出传输延迟
60 ps的典型周期到周期抖动（高驱动器）
多个低抖动输出
❐
85 ps的典型输出至输出扭曲
❐
一个输入驱动五个输出（ CY2305 ）
❐
一个输入驱动器9输出，归纳为4 + 4 + 1 （ CY2309 ）
兼容奔腾的系统
只有测试模式绕过锁相环（ PLL ） （ CY2309
[见“选择输入解码”第3页] ）
提供节省空间的16引脚150密耳SOIC或4.4毫米
TSSOP封装（ CY2309 ） ，以及8引脚， 150密耳SOIC封装
(CY2305)
3.3V操作
提供工业级温度
■
■
■
■
■
逻辑框图
PLL
REF
MUX
CLKOUT
CLKA1
CLKA2
CLKA3
CLKA4
CLKB1
S2
选择输入
解码
S1
CLKB2
CLKB3
CLKB4
赛普拉斯半导体公司
文件编号： 38-07140牧师* I
•
198冠军苑
•
圣荷西
,
CA 95134-1709
•
408-943-2600
修订后的2008年9月18日
CYPRESS [ CYPRESS SEMICONDUCTOR ]
