28A
CY7C128A
2K ×8静态RAM
特点
•自动断电时取消
• CMOS的最佳速度/功耗
•高速
- 15纳秒
•低有功功率
- 660毫瓦（商业）
- 688毫瓦（军用20纳秒）
•低待机功耗
- 110毫瓦（ 20纳秒）
• TTL兼容的输入和输出
•能够承受大于2001V的电 -
静电放电
• V
IH
2.2V的
由低电平有效芯片使能（ CE）和低电平有效提供
输出使能（ OE ）和三态驱动器。该CY7C128A
具有自动断电功能，降低功耗
当取消了83 ％的消费。
写器件是造诣当芯片使能
（CE）和写使能（WE ）输入端都是低电平。
在8个I / O引脚的数据（I / O
0
通过I / O
7
）被写入到
在地址引脚指定的存储单元（A
0
通过
A
10
).
阅读该设备通过采取芯片使能实现
（ CE）和输出使能（ OE ）低，而写使能（ WE）
仍然很高。的在这些条件下，将内容
上的地址引脚指定的存储器位置上会出现
在8个I / O引脚。
在I / O引脚保持高阻状态时，芯片恩
能（ CE）和输出使能（ OE ）为高电平或写使能（ WE）
是低的。
该CY7C128A利用模涂，以保证阿尔法免疫力。
功能说明
该CY7C128A是一个高性能的CMOS静态RAM或 -
8位ganized为2048字。简单的内存扩展
逻辑框图
销刀豆网络gurations
DIP / SOJ / SOIC
顶视图
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
I / O
0
I / O
1
I / O
2
GND
1
24
23
2
22
3
4
21
5
20
6
19
7C128A
18
7
17
8
9
16
10
15
11
14
12
13
V
CC
A
8
A
9
WE
OE
A
10
CE
I / O
7
I / O
6
I / O
5
I / O
4
I / O
3
C128A–2
输入缓冲器
I / O
0
I / O
1
行解码器
A
10
A
9
A
8
A
7
A
6
A
5
A
4
CE
WE
OE
I / O
2
检测放大器
128 x 16 x 8
ARRAY
I / O
3
I / O
4
I / O
5
A
4
A
3
A
2
A
1
A
0
I / O
0
I / O
1
LCC
顶视图
A5
A6
A7
VCC
A8
3 2 1 24 23
4
22
5
21
6
20
7 7C128A 19
8
18
9
17
10
16
11 12 13 14 15
I / O 2
GND
I / O 3
I / O 4
I / O 5
COLUMN
解码器
动力
下
I / O
6
I / O
7
A
9
WE
OE
A
10
CE
I / O
7
I / O
6
C128A–3
A
3
A
2
A
1
A
0
C128A–1
选购指南
最大访问时间（纳秒）
最大工作
广告
电流（mA ）
军事
最长待机
广告
电流（mA ）
军事
7C128A-15
15
120
-
40
-
7C128A-20
20
120
125
20
20
7C128A-25
25
120
125
20
20
7C128A-35
35
120
125
20
20
7C128A-45
45
120
125
20
20
赛普拉斯半导体公司
文件编号： 38-05028牧师**
•
3901北一街
•
圣荷西
•
CA 95134 • 408-943-2600
修订后的2001年8月24日
CYPRESS [ CYPRESS SEMICONDUCTOR ]
