CY7C132/CY7C136
CY7C142/CY7C146
2K ×8双端口静态RAM
特点
•真正的双端口存储器单元允许simulta-
neous读取相同的内存位置
• 2K ×8的组织
• 0.65微米CMOS工艺，以获得最佳速度/功耗
•高速访问： 15纳秒
•低工作功耗：我
CC
= 110毫安（最大）
•完全异步操作
•自动断电
•主CY7C132 / CY7C136轻松扩展数据总线
利用从属CY7C142 / CY7C146宽度为16位或更多位
•对CY7C132 / CY7C136 BUSY输出标志; BUSY输入
在CY7C142 / CY7C146
• INT标志的端口到端口通信（ 52针
PLCC / PQFP版本）
•提供48引脚DIP （ CY7C132 / 142 ） ， 52引脚PLCC和
52引脚TQFP （ CY7C136 / 146 ）
•无铅封装
功能说明
该CY7C132 / CY7C136 / CY7C142和CY7C146是
高速CMOS 2K ×8双端口静态RAM 。两个端口
被提供以允许在独立访问的任何位置
内存。该CY7C132 / CY7C136可以用作任一
独立的8位双口静态RAM或作为主
双端口RAM在结合CY7C142 / CY7C146
需要16位或更高的SLAVE双端口器件系统
字宽。这是解决应用于需要共享
或缓冲的数据，如高速缓冲存储器的DSP ，位片，或
多处理器设计。
每个端口都有独立的控制引脚;片选（ CE ） ，
写使能（ R / W） ，并输出使能（OE ） 。 BUSY标志
提供的每个端口上。此外，中断标志（ INT）是
所提供的52引脚PLCC版本在每个端口上。忙
信号，该端口正在尝试访问相同的位置
目前正由其他端口进行访问。在PLCC
版本， INT是中断标志，指示数据已
放置在一个独特的位置（ 7FF左口和7FE的
正确的端口） 。
自动断电功能独立控制
每个端口的芯片使能（ CE ）引脚。
该CY7C132 / CY7C142是48引脚DIP 。该
CY7C136 / CY7C146是52引脚PLCC和PQFP可用。
逻辑框图
读/写
L
CE
L
OE
L
读/写
R
CE
R
OE
R
引脚配置
DIP
顶视图
CE
L
读/写
L
忙
L
A
10L
OE
L
A
0L
A
1L
A
2L
A
3L
A
4L
A
5L
A
6L
A
7L
A
8L
A
9L
I / O
0L
I / O
1L
I / O
2L
I / O
3L
I / O
4L
I / O
5L
I / O
6L
I / O
7L
GND
1
2
3
4
5
6
7
8
9
10
11
12 7C132
13 7C142
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
V
CC
CE
R
读/写
R
忙
R
A
10R
OE
R
A
0R
A
1R
A
2R
A
3R
A
4R
A
5R
A
6R
A
7R
A
8R
A
9R
I / O
7R
I / O
6R
I / O
5R
I / O
4R
I / O
3R
I / O
2R
I / O
1R
I / O
0R
I / O
7L
I / O
0L
I / O
控制
I / O
控制
I / O
7R
I / O
0R
忙
L
忙
R
地址
解码器
内存
ARRAY
地址
解码器
A
10R
A
0R
A
10L
A
0L
CE
L
OE
L
读/写
L
INT
L
ARBITRA
化
逻辑
（ 7C132 / 7C136 ONLY）
和
INTERRUPTLOGIC
（ 7C136 / 7C146 ONLY）
CE
R
OE
R
读/写
R
INT
R
注意事项：
1. CY7C132 / CY7C136 （硕士） ： BUSY为开漏输出，需要上拉电阻。
CY7C142 / CY7C146 （从） ： BUSY输入。
2.开漏输出;上拉电阻要求。
赛普拉斯半导体公司
文件编号： 38-06031牧师* C
•
198冠军苑
•
圣荷西
,
CA 95134-1709
•
408-943-2600
修订后的2005年9月1日
CYPRESS [ CYPRESS SEMICONDUCTOR ]
