欢迎访问ic37.com |
会员登录 免费注册
发布采购

CY7C1354B-166AC 参数 Datasheet PDF下载

CY7C1354B-166AC图片预览
型号: CY7C1354B-166AC
PDF下载: 下载PDF文件 查看货源
内容描述: 9 -MB ( 256K ×36 / 512K ×18 )流水线SRAM与NOBL架构 [9-Mb (256K x 36/512K x 18) Pipelined SRAM with NoBL Architecture]
分类和应用: 存储内存集成电路静态存储器时钟
文件页数/大小: 29 页 / 475 K
品牌: CYPRESS [ CYPRESS SEMICONDUCTOR ]
 浏览型号CY7C1354B-166AC的Datasheet PDF文件第8页浏览型号CY7C1354B-166AC的Datasheet PDF文件第9页浏览型号CY7C1354B-166AC的Datasheet PDF文件第10页浏览型号CY7C1354B-166AC的Datasheet PDF文件第11页浏览型号CY7C1354B-166AC的Datasheet PDF文件第13页浏览型号CY7C1354B-166AC的Datasheet PDF文件第14页浏览型号CY7C1354B-166AC的Datasheet PDF文件第15页浏览型号CY7C1354B-166AC的Datasheet PDF文件第16页  
CY7C1354B
CY7C1356B
用户必须意识到, TAP控制器时钟只能
工作在频率高达10 MHz ,而SRAM时钟
经营超过幅度快一个数量级。因为
还有,在时钟频率有很大差异,这是
可能是在Capture-DR状态,输入或输出
将进行过渡。那么TAP可以尝试捕捉
信号,而在过渡(稳态) 。这不会伤害
该设备,但也不能保证作为对值,该值将
被捕获。可重复的结果可能是不可能的。
为了保证边界扫描寄存器将捕获
的信号的正确值, SRAM的信号必须稳定
足够长的时间,以达到TAP控制器的捕获设置了加
保持时间(T
CS
和T
CH
) 。 SRAM的时钟输入可能不
正确地捕捉到,如果没有办法在一个设计停止(或
一个SAMPLE / PRELOAD指令时慢)的时钟。如果这
是一个问题,它仍然是可能的以捕获所有的其它信号和
简单地忽略CK和CK中捕捉到的值
边界扫描寄存器。
一旦数据被捕获,能够通过移出数据
把TAP进入Shift-DR状态。这会将
TDI和TDO引脚之间的边界扫描寄存器。
注意,由于该命令的预紧力的部分是不
实施,将TAP进入更新到
更新- DR状态,同时进行采样/预装
指令将具有相同的效果暂停-DR的
命令。
绕行
当BYPASS指令,在指令加载
注册和TAP置于Shift-DR状态,旁路
注册置于之间的TDI和TDO引脚。该
利用BYPASS指令的是,它缩短了
当多个设备被连接的边界扫描路径
同时在电路板上。
版权所有
这些指令不落实,但可以留作
将来使用。不要使用这些指令。
文件编号: 38-05114牧师* C
第12页29