CY7C144 CY7C1458K X 8/9双口静态RAM
用扫描电镜，诠释，忙
CY7C144
CY7C145
8K X 8/9双口静态RAM
用扫描电镜，诠释，忙
特点
•真正的双端口存储器单元允许同时
读取相同的内存位置
• 8K ×8的组织（ CY7C144 ）
• 8K ×9的组织（ CY7C145 ）
• 0.65微米CMOS工艺，以获得最佳速度/功耗
•高速接入：为15ns
•低工作功耗：我
CC
= 160毫安（最大）
•完全异步操作
•自动断电
• TTL兼容
•主/从机选择引脚允许总线宽度扩展到
16/18位或更多
•提供忙碌的仲裁机制
•包括信号灯，允许软件握手
端口之间
• INT标志的端口到端口的通信
•提供68引脚PLCC封装， 64引脚和80引脚TQFP
•无铅封装
包括在CY7C144 / 5时，处理情况
多个处理器访问同一块数据。两个端口
提供了允许独立的，异步访问
用于读取和写入到任意位置在存储器中。该
CY7C144 / 5可被用作一个独立的72分之64 - Kb的
双端口静态RAM或多个设备可以被组合在
为了充当，16/ 18位或者更宽的主/从双端口
静态RAM 。在M / S引脚提供了一种用于执行18分之16位
而不需要单独的或更宽的存储器的应用程序
主从设备或额外的分立逻辑。应用程序
阳离子领域包括处理器间/多处理器设计，
通讯
状态
缓冲，
和
双端口
视频/图形内存。
每个端口都有独立的控制引脚：芯片使能（ CE ） ，
读或写使能（ R / W） ，并输出使能（OE ） 。两个标志，
BUSY和INT ，提供了每个端口上。 BUSY信号
端口正试图访问相同的位置，目前正在
通过其他端口进行访问。中断标志位（ INT ）许可证
由一个邮件的装置的端口或系统之间的通信
框。通过这些信号被用来传递一个标志，或者令牌，从
一个端口到另一个时，表示一个共享资源是在
使用。旗语逻辑由八个共享
锁存器。只有一侧可控制锁存器（信号）在
任何时间。信号量的控制指示的共享
资源在使用中。自动断电功能是
通过芯片的每个端口上的独立控制使能（ CE ）
引脚或SEM引脚。
功能说明
该CY7C144和CY7C145是高速CMOS 8K ×8
和8K ×9双口静态RAM 。各仲裁方案
逻辑框图
读/写
L
CE
L
OE
L
读/写
R
CE
R
OE
R
（ 7C145 ） I / O
8L
I / O
7L
I / O
0L
忙
L
I / O
控制
I / O
控制
I / O
8R
(7C145)
I / O
7R
I / O
0R
忙
R
A
12R
A
12L
A
0L
地址
解码器
内存
ARRAY
地址
解码器
A
0R
CE
L
OE
L
读/写
L
SEM
L
INT
L
打断
SEMAPHORE
仲裁
CE
R
OE
R
读/写
R
SEM
R
INT
R
M / S
注意事项：
1. BUSY处于主模式的输出和输入从机模式。
2.中断：推挽输出，并且不需要上拉电阻。
赛普拉斯半导体公司
文件编号： 38-06034牧师* C
•
198冠军苑
•
圣荷西
,
CA 95134-1709
•
408-943-2600
修订后的2005年9月6日
CYPRESS [ CYPRESS SEMICONDUCTOR ]
