欢迎访问ic37.com |
会员登录 免费注册
发布采购

CY7C188-15VC 参数 Datasheet PDF下载

CY7C188-15VC图片预览
型号: CY7C188-15VC
PDF下载: 下载PDF文件 查看货源
内容描述: 32K ×9的静态RAM [32K x 9 Static RAM]
分类和应用:
文件页数/大小: 7 页 / 245 K
品牌: CYPRESS [ CYPRESS SEMICONDUCTOR ]
 浏览型号CY7C188-15VC的Datasheet PDF文件第2页浏览型号CY7C188-15VC的Datasheet PDF文件第3页浏览型号CY7C188-15VC的Datasheet PDF文件第4页浏览型号CY7C188-15VC的Datasheet PDF文件第5页浏览型号CY7C188-15VC的Datasheet PDF文件第6页浏览型号CY7C188-15VC的Datasheet PDF文件第7页  
CY7C188
32K ×9的静态RAM
特点
•高速
- 15纳秒
•自动断电时取消
•低有功功率
- 660毫瓦
•低待机功耗
= 55毫瓦
• CMOS的最佳速度/功耗
• TTL兼容的输入和输出
•易于扩展内存与CE
1
,CE
2
和OE
特点
•提供模压SOJ非无铅32引脚( 300密耳)
功能说明
该CY7C188是一个高性能的CMOS静态RAM
由9位组织为32,768字。易内存扩展
由低有效芯片使能( CE提供
1
) ,一
高电平有效芯片使能( CE
2
) ,低有效输出使能
(OE) ,和三态驱动器。该装置具有自动
掉电功能,可降低功耗更
超过75%时,取消选择。
写入设备通过取CE的完成
1
和WRITE
使能( WE)输入低和CE
2
投入高。上的数据
9个I / O引脚( I / O
o
- I / O
8
)将被写入的位置
在地址引脚指定的(A
0
– A
14
).
从设备读取是通过采取CE来完成
1
OE低,而迫使WE和CE
2
HIGH 。在这样的条件
中,请在存储器位置的由指定的内容
地址引脚会出现在I / O引脚。
在9个输入/输出引脚( I / O
0
- I / O
8
)被放置在一个
高阻抗设备时,取消选择状态( CE
1
高或CE
2
LOW )时,输出被禁用( OE高) ,或
在写操作期间(CE
1
低,CE
2
高,和WE为低电平) 。
该CY7C188是标准的300密耳宽SOJ可用。
逻辑框图
引脚配置
SOJ
顶视图
NC
NC
A
8
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
I / O
0
I / O
1
I / O
2
I / O
3
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
V
CC
A
14
CE
2
WE
A
13
A
9
A
10
A
11
OE
A
12
CE
1
I / O
8
I / O
7
I / O
6
I / O
5
I / O
4
C188–2
I / O
0
输入缓冲器
I / O
1
I / O
2
检测放大器
A
0
A
1
A
2
A
3
A
4
A
5
A
6
行解码器
I / O
3
I / O
4
I / O
5
I / O
6
32K ×9
ARRAY
CE
1
CE
2
WE
OE
COLUMN
解码器
动力
I / O
7
I / O
8
C188–1
A
7
A
8
A
9
A
10
A
11
A
12
A
13
A
14
赛普拉斯半导体公司
文件编号: 38-05053修订版**
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2006年9月28日