CY7C185
64千位(为8K × 8 )静态RAM
特点
■
功能说明
该CY7C185
是一个高性能的CMOS静态RAM
由8位, 8192字。简单的内存扩展
由低电平有效芯片使能( CE提供
1
) ,高电平有效
片选( CE
2
)和低电平有效输出使能( OE )和
三态驱动器。该设备具有自动断电
功能( CE
1
或CE
2
) ,降低了功率消耗了70%
取消的时候。该CY7C185是在一个标准的300密耳宽
DIP , SOJ或SOIC封装。
一个低电平有效写使能信号( WE )控制
所述存储器的写入/读出操作。当CE
1
和WE
输入均为低和CE
2
为高电平时,对八个数据数据
输入/输出管脚( I / O的
0
通过I / O
7
)被写入到存储器
位置上的地址引脚寻址的地址本
(A
0
至A
12
) 。读出装置通过完成
选择器件和使能输出端,CE
1
和OE
低电平有效,CE
2
高电平有效,当我们处于非活动状态或
HIGH 。位置在这些条件下,将内容
通过在地址引脚的信息处理上存在
八个数据输入或输出引脚。
输入或输出引脚在除高阻抗状态
该芯片被选中,输出使能,写使能( WE)
为HIGH 。模头涂布用于确保阿尔法免疫力。
高速
❐
15纳秒
快速吨
美国能源部
低有功功率
❐
715毫瓦
低待机功耗
❐
85毫瓦
CMOS的最佳速度/功耗
易内存扩展与CE
1
,CE
2
和OE特点
TTL兼容的输入和输出
取消时自动断电
可在非无铅28引脚( 300 mil)的模压SOJ , 28引脚
( 300密耳)模压SOIC和无铅28引脚( 300 mil)的模制
DIP
■
■
■
■
■
■
■
■
逻辑框图
I / O
0
输入缓冲器
I / O
1
A
1
A
2
A
3
A
4
A
5
A
6
A
7
A
8
行解码器
检测放大器
I / O
2
I / O
3
I / O
4
I / O
5
I / O
6
8K ×8
ARRAY
CE
1
CE
2
WE
OE
列解码器
动力
下
I / O
7
A
10
A
11
选购指南
描述
最大访问时间(纳秒)
最大工作电流(mA )
最大的CMOS待机电流(mA )
-15
15
130
15
-20
20
110
15
-35
35
100
15
记
1.对于SRAM的系统设计指南,请参阅“系统设计指南”赛普拉斯应用笔记,在互联网上可用
www.cypress.com 。
A
12
A
0
A
9
赛普拉斯半导体公司
文件编号: 38-05043牧师* E
•
198冠军苑
•
圣荷西
,
CA 95134-1709
•
408-943-2600
修订后的2011年4月20日