CY7C64013
CY7C64113
4.0
4.1
产品汇总表
引脚分配
表4-1 。引脚分配
名字
D+[0], D–[0]
P0
I / O
I / O
I / O
28引脚SOIC
6, 7
P0[7:0]
10, 14, 11, 15,
12, 16, 13, 17
P1[2:0]
25, 27, 26
P2[6:2]
19, 9, 20, 8,
21
P3[2:0]
23, 5, 24
28引脚PDIP
7, 8
P0[7:0]
11, 15, 12, 16,
13, 17, 14, 18
P1[2:0]
26, 4, 27
P2[6:2]
20, 10, 21,
9, 23
P3[2:0]
24, 6, 25
48引脚SSOP
7, 8
描述
上行端口， USB差分数据。
P0[7:0]
GPIO端口0可以吸收7毫安（典型值） 。
20, 26, 21, 27,
22, 28, 23, 29
P1[7:0]
6, 43, 5, 44,
4, 45, 47, 46
GPIO端口1可以吸收7毫安（典型值） 。
P1
I / O
P2
I / O
P2[7:0]
GPIO端口2可以吸收7毫安（典型值） 。 HAPI
18 ，32， 17 ，33，还通过P2的支持[6： 2] 。
15, 35, 14, 36
P3[7:0]
GPIO端口3 ，能够吸收12毫安（典型值） 。
13, 37, 12, 39,
10, 41, 7, 42
DAC [ 7,2 ： 0 ]
19, 25, 24, 31
DAC端口，可编程电流吸收器输出。
DAC [1：0 ]提供的3.2 〜16 mA的可编程范围
典型的。 DAC [ 7,2 ]有一个可编程的灌电流
范围为0.2〜 1.0毫安典型。
6 MHz的晶振或外部时钟输入。
6 MHz的晶振出来。
编程电压供电，领带期间去甲地
MAL操作。
电源电压。
地面上。
外部3.3V电源电压差分数据
输出缓冲器，并在D +上拉。
无连接。
P3
I / O
DAC
I / O
XTAL
IN
XTAL
OUT
V
PP
V
CC
GND
V
REF
NC
IN
OUT
IN
IN
IN
IN
2
1
18
28
4, 22
3
2
1
19
28
5, 22
3
2
1
30
48
11, 16, 34, 40
3
38
4.2
I / O寄存器汇总
I / O寄存器通过I / O读（ IORD ）和I / O写（ IOWR ， IOWX ）指令访问。 IORD读出从所选择的数据
端口到累加器。 IOWR执行相反的;它从累加器到所选择的端口写入数据。索引的I / O写
（ IOWX ）将X的内容的地址的指令，以形成所述端口的地址和从蓄到写入数据
指定端口。指定地址0 （例如， IOWX为0h ）指在I / O寄存器中，选择仅由X的内容
所有未定义的寄存器被保留。它，因为这可能会导致一个未定义的操作写入寄存器保留重要的是不要
在操作过程中增加了电流消耗。当写有预留位寄存器，保留位必须写
与“0”。
表4-2 。 I / O寄存器汇总
注册名称
P0口数据
端口1的数据
端口2的数据
端口3的数据
端口0中断使能
端口1中断使能
端口2中断使能
端口3中断使能
文件编号： 38-08001牧师**
I / O地址
0x00
0x01
0x02
0x03
0x04
0x05
0x06
0x07
读/写
读/写
读/写
读/写
读/写
W
W
W
W
GPIO端口0数据
GPIO端口1的数据
GPIO端口2的数据
GPIO端口3的数据
中断使能在端口引脚0
中断使能在端口引脚1
中断允许在端口2引脚
中断允许在端口3引脚
功能
页面
18
18
18
18
19
19
19
19
第9页的48
CYPRESS [ CYPRESS SEMICONDUCTOR ]
