CY8C27x43最终数据手册
的PSoC ™概述
处理器。该CPU采用的中断控制器， 17向量
器，以简化实时嵌入式事件编程。
程序的执行计时，并使用附带的保护
睡眠和看门狗定时器（ WDT） 。
内存包括16 KB的闪存用于程序存储， 256
的SRAM字节用于数据存储，和最多2 KB的EEPROM的
模拟使用Flash 。闪存程序利用四个保护
化水平在64字节的区块，允许定制软件
知识产权保护。
PSoC器件集成了灵活的内部时钟发生器
器，包括一个24 MHz的IMO （内部主振荡器）准确
以在不同温度和电压的2.5％ 。在24 MHz的IMO的
也可以加倍到48兆赫的数字系统中使用。低
功耗32 kHz ILO （内部低速振荡器），用于
睡眠定时器和看门狗定时器。如果晶振精度需要，
ECO （ 32.768 kHz外部晶振）可供使用
作为一个实时时钟（ RTC ），并可以选择生成一个crys-
TAL -准确的24 MHz系统时钟使用PLL 。时钟，
连同可编程的时钟分频器（作为系统
资源） ，能够灵活地集成几乎所有的时间
要求到PSoC器件。
的PSoC的GPIO提供连接到CPU ，数字和模拟
该设备的资源。每个引脚的驱动模式可以选择
从八个选项，而为外部接口极大的灵活性
ING 。每个引脚还具有生成系统的功能接口
中断的高级别，低级别，并从上次读取的变化。
数字外设配置包括以下所列。
■
■
■
■
■
■
■
■
■
■
的PWM （8至32位）
用的PWM死区（ 8至32位）
计数器（ 8至32位）
定时器（ 8至32位）
UART 8位，可选奇偶校验（最多2个）
SPI主从（最多2个）
I2C slave和master （ 1可作为系统资源）
循环冗余码校验器/发生器（ 8至32位）
的IrDA （最多2个）
伪随机序列发生器（8至32位）
数字模块可以通过一个连接到任何GPIO
一系列的全局总线，可以将任何信号路由至任意引脚的。该
公交车也允许信号复用和执行逻辑
操作。这种可配置性释放你的设计从CON组
固定外设控制器的straints 。
中的行4中，其中的数字是数字模块
块由不同的PSoC器件系列。这可以让你的opti-
妈妈选择系统资源的应用程序。家庭
资源显示在表标题
“ PSoC器件字符
第3页的开创性意义“ 。
模拟系统
该模拟系统由12个可配置模块，
每个由一个运算放大器电路允许创建的
复杂的模拟信号流。模拟外设具有很好的灵活性
竹叶提取，并可以进行定制以支持特定的应用程序
要求。一些比较常见的PSoC模拟功能的
行动（多数可以作为用户模块）在下面列出。
■
数字系统
数字系统是由8个数字PSoC模块。每
块是一个可以单独使用或组合的8位资源
与其它的块，以形成如图8所示， 16位，24位和32位的外围设备，其中
被称为基准用户模块。
5港
端口4
端口3
端口2
端口1
端口0
模拟 - 数字转换器（最多4个，以6至14位分辨率
化，可选择增量，增量累加和SAR）
过滤器（2,4 ，6，和8极带通，低通和陷波滤波器）
放大器（最多4个，可选择增益可达48倍）
仪表放大器（最多2个，可选择增益
93x)
比较器（最多4个，有16个可选门限）
数模转换器（最多4个， 6到9位分辨率）
乘法数模转换器（最多4个， 6到9位分辨率）
高电流输出驱动器（ 4个30 mA的驱动器作为核心
资源）
1.3V基准源（作为系统资源）
DTMF拨号器
调制器
相关
峰值检波器
许多其他可能的拓扑结构
■
■
数字时钟
从核心
系统总线
为了模拟
系统
■
■
数字系统
数字模块阵列
■
■
连续输入
CON组fi guration
行0
DBB00
DBB01
DCB02
4
DCB03
4
行输出
CON组fi guration
■
■
8
8
8
连续输入
CON组fi guration
■
8
第1行
DBB10
DBB11
DCB12
4
DCB13
4
■
■
■
■
行输出
CON组fi guration
GIE [7 ：0]的
GIO [7：0 ]
环球数码
互联
GOE [7 ：0]的
GOO [7 ：0]的
数字系统框图
2004年8月3日
文件编号38-12012牧师* I
2
CYPRESS [ CYPRESS SEMICONDUCTOR ]
