W255
200 - MHz的24 -输出缓冲器4 DDR
或3 SDRAM DIMM，
特点
•一个输入24路输出缓冲/驱动器
•支持最多4个DDR DIMM或3 SDRAM DIMM，
•反馈一个额外的输出
• SMBus接口为单个输出控制
•低输出偏移（ < 100 PS）
•支持266- ， 333-和400 - MHz的DDR SDRAM
•专用引脚的电源管理支持
•节省空间的48引脚SSOP封装
功能说明
在W255是一款3.3V / 2.5V缓冲设计，分发
高速时钟的PC应用程序。该器件具有24个输出。
设计者可以配置这些输出支持4个unbuf-
fered DDR DIMM或来支持三个标准缓冲
SDRAM DIMM内存模块和两个DDR DIMM内存模块。在W255可以使用
与W250或类似的时钟合成器结合使用
威盛Pro的266芯片组。
该W255还包括一个SMBus接口，可以实现
或禁用每个输出时钟。上电时，所有的输出时钟
启用（内部上拉） 。
框图
FBOUT
BUF_IN
DDR0T_SDRAM10
DDR0C_SDRAM11
DDR1T_SDRAM0
DDR1C_SDRAM1
引脚配置
SSOP
顶视图
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
SDATA
SMBUS
解码
SCLOCK
R_DWN ＃
掉电控制
FBOUT
VDD3.3_2.5
GND
DDR2T_SDRAM2 DDR0T_SDRAM10
DDR2C_SDRAM3 DDR0C_SDRAM11
DDR3T_SDRAM4 DRR1T_SDRAM0
DDR3C_SDRAM5 DDR1C_SDRAM1
VDD3.3_2.5
DDR4T_SDRAM6
GND
DDR4C_SDRAM7
DDR2T_SDRAM2
DDR5T_SDRAM8 DDR2C_SDRAM3
DDR5C_SDRAM9
VDD3.3_2.5
BUF_IN
DDR6T
GND
DDR6C
DDR3T_SDRAM4
DDR7T
DDR3C_SDRAM5
DDR7C
VDD3.3_2.5
DDR8T
GND
DDR8C
DDR4T_SDRAM6
DDR9T
DDR4C_SDRAM7
DDR5T_SDRAM8
DDR9C
DDR5C_SDRAM9
DDR10T
VDD3.3_2.5
SDATA
DDR10C
DDR11T
DDR11C
SEL_DDR *
VDD2.5
GND
DDR11T
DDR11C
DDR10T
DDR10C
VDD2.5
GND
DDR9T
DDR9C
VDD2.5
PWR_DWN ＃ *
GND
DDR8T
DDR8C
VDD2.5
GND
DDR7T
DDR7C
DDR6T
DDR6C
GND
SCLK
SEL_DDR
注意：
1.内部100K上拉电阻上存在输入标
带*号。设计不应该仅仅依靠内部上拉电阻
设置I / O引脚为高电平。
赛普拉斯半导体公司
文件编号： 38-07255牧师* C
•
3901北一街
•
圣荷西
•
CA 95134 • 408-943-2600
修订后的2002年12月14日
CYPRESS [ CYPRESS SEMICONDUCTOR ]
