欢迎访问ic37.com |
会员登录 免费注册
发布采购

SLK2511BPZPG4 参数 Datasheet PDF下载

SLK2511BPZPG4图片预览
型号: SLK2511BPZPG4
PDF下载: 下载PDF文件 查看货源
内容描述: OC- 48/24 /12/3 SONET / SDH的多速率收发 [OC-48/24/12/3 SONET/SDH MULTIRATE TRANSCEIVER]
分类和应用:
文件页数/大小: 21 页 / 573 K
品牌: DBLECTRO [ DB LECTRO INC ]
 浏览型号SLK2511BPZPG4的Datasheet PDF文件第1页浏览型号SLK2511BPZPG4的Datasheet PDF文件第2页浏览型号SLK2511BPZPG4的Datasheet PDF文件第3页浏览型号SLK2511BPZPG4的Datasheet PDF文件第5页浏览型号SLK2511BPZPG4的Datasheet PDF文件第6页浏览型号SLK2511BPZPG4的Datasheet PDF文件第7页浏览型号SLK2511BPZPG4的Datasheet PDF文件第8页浏览型号SLK2511BPZPG4的Datasheet PDF文件第9页  
www.ti.com
SLLS763B - 2007年1月 - 修订2007年3月
表1.端子功能
终奌站
名字
时钟引脚
REFCLKP ,
REFCLKN
RXCLKP ,
RXCLKn
TXCLKP ,
TXCLKn
TXCLKSRCP ,
TXCLKSRCN
串行端数据引脚
SRXDIP ,
SRXDIN
STXDOP ,
STXDON
14
15
9
8
PECL兼容
输入
PECL兼容
输入
接收差分对;高速串行输入。
传输差分对;高速串行输出。
94
95
67
68
79
80
70
71
LVDS / PECL
兼容输入
LVDS输出
LVDS输入
LVDS输出
差分参考输入时钟。有一个片100 Ω的终端电阻差异
放置REFCLKP和REFCLKN之间。直流偏压,还提供片上进行交流耦合
情况。
接收数据的时钟。上RXDATA的数据(0: 3)是关于RXCLKP的下降沿。的接口
RXDATA (0: 3)和RXCLKP是源同步的(见
数据传输时钟。上TXDATA的数据(0: 3)被锁存TXCLKP的上升沿。
发送时钟源。从SLK2511B产生向下游装置的时钟源
(即,成帧器)可用于由下游设备来发送数据返回给SLK2511B 。
这个时钟是频率锁定到本地参考时钟。
TYPE
描述
平行的数据引脚
FSYNCP ,
FSYNCN
RXDATA [0:3 ]
P / N
RXPARP ,
RXPARN
TXDATA [0:3 ]
P / N
TXPARP ,
TXPARN
控制/状态引脚
AUTO_DETECT
34
TTL输入(带
下拉)
TTL输入(带
下拉)
TTL输入(带
拉)
TTL输入(带
拉)
TTL输入(带
拉)
TTL输入(带
下拉)
TTL输出
数据传输速率自动检测启用。启用自动检测功能,针对不同的数据速率。当
AUTO_DETECT为高时,自动检测电路产生RATEOUT0和RATEOUT1到
指示数据速率与下游设备。
配置引脚。将设备的四种操作模式之一的: TX只,仅接收,
收发器或中继器模式。 (见
待机启用。当该引脚保持低电平时,器件的IDDQ测试无效。当高,
装置正常工作。
帧同步启用。当该引脚为高电平,字节的帧同步电路
对准接通。
锁定参考。当低, RXCLKP / N输出被强制锁定到REFCLK 。当高,
RXCLKP / N是分频时钟从接收的串行数据中提取。
本地环回启用。当高电平时,串行输出在内部环回至其串行输入。
失锁。当该时钟恢复环路已被锁定在输入数据流和所述相位
从REFCLK相差小于100ppm ,然后LOL高。当输入数据的相位
流从REFCLK相差超过100ppm ,则LOL低。如果差异过大( >
为500ppm ) , LOL的输出是无效的。
环路定时模式。当高时,PLL时钟合成器旁路。所恢复的时钟
定时,用于发送所述发送数据。
信号丢失。当没有转变为超过230出现在输入数据流
µs,
的损失
信号发生和服务水平变高。该器件还传送所有下游使用REFCLK零
作为时钟源。当一个有效的SONET信号接收LOS信号变为低电平。
PRBS测试启用。当该引脚为高电平时,器件放入PRBS测试模式。
可编程的去加重控制。这两个比特的组合可以被用来优化串行
数据传输。
极性选择。这个销与SIGDET销使用的,设置SIGDET的极性。当高,
SIGDET是一个低电平有效信号。当低, SIGDET是一个积极的高信号。
自动变速率检测输出。当AUTO_DETECT为高时,自动检测电路生成
这两个位以指示所述数据传输速率为下游设备。
TXFIFO和LOL复位引脚。低复位高是正常现象。
73
74
66–63,
60–57
56
55
88–81
99
98
LVDS输出
帧同步脉冲。这个信号表示进来的数据流的帧边界。如果
帧检测电路被使能时,FSYNC脉冲为4 RXCLKP和RXCLKN时钟周期时,它
检测到取景模式。
接收数据引脚。这个总线上的并行数据是关于RXCLKP的下降沿(参阅图有效
).
RXDATA0是在时间上接收到的第一个比特。
接收数据的奇偶校验位输出
传输数据引脚。该总线上的并行数据同步于TXCLKP的上升沿。 TXDATA0是
在时间上的第一个位发送。
发送数据奇偶校验输入
LVDS输出
LVDS输出
LVDS输入
LVDS输入
CONFIG0,
CONFIG1
启用
FRAME_EN
LCKREFN
LLOOP
大声笑
17
18
44
27
24
53
45
LOOPTIME
LOS
51
46
TTL输入(带
下拉)
TTL输出
PRBSEN
PRE1 , PRE2
PS
RATEOUT0,
RATEOUT1
RESET
41
图4和5
21
37
36
48
TTL输入(带
下拉)
TTL输入(带
下拉)
TTL输入(带
下拉)
TTL输出
TTL输入
4