DFP2INT
浮点到整数流水线转换器
2.20版本
概观
该DFP2INT是
流水线
浮点
到整数的转换器。输入和输出
根据IEEE -754的数字格式是
标准。 DFP2INT支持单精度
实数和双字整数( 4
字节)。转换操作流水线2
的水平。输入数据被送至每个时钟周期。
第一个结果出现后的等待时间等于
2个时钟周期,下一个结果可
每个时钟
周期。全精度和准确
情趣得以实现。
●
完全可合成的,静止同步
设计没有内部三态
可交付
♦
源代码:
◊
VHDL源代码和/或
◊
Verilog源代码和/或
◊
加密或纯文本EDIF网表
VHDL & VERILOG试验台环境
换货
◊
的Active-HDL的自动模拟巨
罗斯
◊
NCSim自动模拟宏
◊
的ModelSim仿真的自动宏
◊
参照响应测试
技术文档
◊
安装注意事项
◊
HDL核心规格
◊
数据表
综合脚本
示例应用程序
技术支援
◊
IP核实现支持
◊
3个月维修
●
●
●
♦
应用
●
●
●
●
数学协处理器
DSP算法
嵌入式运算协处理器
数据处理控制&
♦
♦
♦
♦
主要特点
●
●
●
●
●
●
●
●
●
●
完整的IEEE -754符合
单精度实数输入
双字输出数(4字节)
简单的界面
无需编程
2级流水线
完整准确度和精密度
结果可在每个时钟
溢,下溢和无效的操作
FL AGS
完全可配置
交付的IP核的更新,未成年人
和主要版本变化
交付的文档更新
电话&电子邮件支持
许可
可理解性和明确的许可
没有专利费的方法使使用
IP核的方便,简单。
单设计
许可证允许使用IP核
单个FPGA比特流和ASIC implemen-
塔季翁。它还允许FPGA原型BE-
前ASIC产品。
http://www.DigitalCoreDesign.com
http://www.dcd.pl
本文档中提及的所有商标
是其各自所有者的商标。
版权所有1999-2007 DCD - 数字内核设计。版权所有。