F71610
针无
1
引脚名称
D+
TYPE
I / O
12t_1.5k
PWR
描述
VDD D + 。不同的数据总线符合USB标准。内部上拉
高1.5kΩ上。
2
3
D-
PSOUT ＃
I / O
12t
OD
12_5v
VDD D-。不同的数据总线符合USB标准。
VDD面板开关输出。该引脚为低电平有效和脉冲输出。这是
电源要求输出。
4
STATE_SEL IN
ts
VDD该引脚用于唤醒功能。
对于设备产品
将此引脚拉至高电平USB唤醒。
拉该引脚为高，提示
对于MB系统产品
连接销与PWROK / GPIO引脚中的一个。
MB系统在S5状态：唤醒信号将被置位
PSOUT ＃引脚在S5状态。
MB系统处于S3状态：唤醒信号将通过USB断言
接口S3状态。
5
6
7
XTALIN / 48M IN
t
XTALOUT
PWCTL
O
12
OD
12
VDD为12MHz / 48MHz的时钟输入。
VDD为12MHz / 48MHz的时钟输出。
VDD RX_LR学习动力控制引脚。建议外部上拉至
3.3V和时钟输入源选择12MHz的输入。
8
9
10
GND
SCL （ SCK ）
SDA
P
OD
12_5V
OD
12_5V
-
OD
16_5V
-
IN
ts_5v
P
VDD接地引脚。
VDD I2C接口的串行时钟
VDD I2C接口的串行数据
-
NC引脚
11-12 NC
13
14
15
16
LED ＃
NC
RX_NR ＃
VDD
VDD LED输出引脚。
-
NC引脚。请上拉10K电阻到VDD 。
VDD IR接收器端口（远程）
VDD电源输入VDD （ 3.3V ）
-3-
12月
2007
V0.22P
FINTEK [ FEATURE INTEGRATION TECHNOLOGY INC. ]
