X25128
引脚说明
串行输出（ SO ）
SO是推/拉串行数据输出管脚。在读
周期，数据被移出该引脚。数据同步
由串行时钟的下降沿。
串行输入（ SI ）
SI是串行数据输入管脚。所有的操作码，字节
地址和数据被写入到存储器中
输入该引脚上。数据由上升沿锁存
串行时钟。
串行时钟（ SCK ）
串行时钟控制数据的串行总线的定时
输入和输出。操作码，地址，或本数据
在SI引脚上锁存的上升沿
时钟输入，而在之后的SO引脚变化数据
落下的时钟输入端的边缘。
片选（ CS ）
当CS为高电平时， X25128被取消和
SO输出引脚为高阻抗，除非
内部写操作正在进行中， X25128会
在待机功率模式。 CS为低电平使
X25128 ，将其放置在所述有源功率模式。它应该
要注意的是，上电后，一个由高到低的转变
在CS之前的任何操作的开始是必需的。
写保护（ WP ）
当WP为低电平和非易失性位WPEN为“1” ，
非易失性写入X25128状态寄存器
禁用，但另有部分功能正常。
当WP保持高电平，所有的功能，包括nonvola-
瓷砖写入正常操作。 WP变低而CS是
仍然偏低会中断写入X25128状态
注册。如果内部写周期已经
开始， WP变为低电平将有一个写没有影响。
WP引脚功能被阻断时，在WPEN位
状态寄存器是“0”。这允许用户在安装
在WP引脚系统X25128接地，仍
能写状态寄存器。 WP引脚功能
当WPEN位被置“0”，系统蒸发散将被启用。
保持（HOLD ）
HOLD是配合使用的CS引脚来选择
该设备。一旦零件被选择和串行
序列正在进行中， HOLD可以用来暂停
与没有控制器的串行通信
复位串行序列。要暂停，一定要HOLD
被拉低时SCK为低。要恢复commu-
讯， HOLD变为高电平，同时又是SCK
.430”
CS
SO
WP
VSS
1
2
3
4
.325”
X25128
.394”
低。如果不使用暂停功能，持有应
保持高电平时刻。
引脚配置
不按比例
14引脚SOIC
CS
SO
NC
.344”
NC
NC
WP
VSS
1
2
3
4
5
6
7
.244”
16引脚SOIC
CS
SO
NC
NC
NC
NC
WP
VSS
1
2
3
4
5
6
7
8
.244”
8引脚PDIP
8
7
6
5
VCC
HOLD
SCK
SI
3091 FM 02
14
13
12
X24128
11
10
9
8
VCC
HOLD
NC
NC
NC
SCK
SI
16
15
14
X25128
13
12
11
10
9
VCC
HOLD
NC
NC
NC
NC
SCK
SI
引脚名称
符号
CS
SO
SI
SCK
描述
片选输入
串行输出
串行输入
串行时钟输入
写保护输入
地
电源电压
HOLD输入
无连接
3091 FM T01
WP
V
SS
V
CC
HOLD
NC
2
ICMIC [ IC MICROSYSTEMS ]
