HS-80C86RH
引脚说明
符号
针
数
TYPE
描述
下面的引脚功能描述是HS- 80C86RH系统，无论是最低或最高模式。 “本地总线”，在这些描述
是直接多路复用总线接口连接到所述HS- 80C86RH （不考虑附加的总线缓冲器） 。
AD15-AD0
2-16, 39
I / O
地址数据总线：这些行构成的时分多路复用存储器/ IO地址（T1）和数据
（ T2，T3， TW， T4）的总线。 AO是类似于BHE为数据总线，引脚D7-D0的低字节。它是低
在T1期间，当一个字节要传输的总线的存储器中的下部或I / O操作。
八位导向设备连接到下半部分通常会使用AD0调理芯片选择功能
（见BHE ） 。这些线是高电平有效和高阻抗期间举行的最后一个有效的逻辑电平
中断响应和局部总线“HOLD应答”或“批序” 。
地址/状态：在T1 ，这是四种最显着的地址，内存操作线。
在I / O操作，这些线是低的。在内存和I / O操作，状态信息
可以用在T2，T3， TW， T4的这些线。 S6始终为零。中断状态允许标志
位（ S5），在每一个CLK周期的开始被更新。 S4和S3中进行编码。
此信息表明该段寄存器目前正在用于数据访问。这些生产线
在高阻抗在本地总线保持到最后一个有效的逻辑电平“持有确认”或“批
序“ 。
S4
0
0
1
1
BHE/S7
34
O
S3
0
1
0
1
额外数据
堆
代码或无
数据
A19/S6
A18/S5
A17/S4
A16/S3
35-38
O
BUS高电平使能/状态：在T1的公交车高使能信号（ BHE ）应该被用于使能数据
到数据总线上的最显着的一半，销D15- D8 。八位导向设备绑在上面
半个总线通常会使用BHE调理芯片选择功能。 BHE为低电平时T1读取，
写和中断确认周期时，一个字节要传输的总线的高电平部分。
在S7的状态信息是在T2，T3和T4的提供。该信号是低电平有效的，并保持在高
在中断阻抗的最后一个有效的逻辑电平承认和局部总线“持有确认”或
“格兰特序列” ;它是低在T1的第一个网络连接中断确认周期。
BHE
0
0
1
1
A0
0
1
0
1
全词
高字节从/到奇地址
低字节从/到偶地址
无
RD
32
O
读：读选通表示该处理器执行内存或I / O读周期，这取决于
的M / IO或S2引脚的状态。这个信号被用来读出驻留在HS- 80C86RH设备
局部总线。 RD是在T2 ， T3和任何读周期TW低电平有效，并保证将保持高位
在T2 ，直到80C86局部总线FL oated 。
这条线是在“保持应答”或“批序”保持在高阻抗逻辑1状态。
准备
22
I
就绪：是从被寻址的存储器的确认或I / O装置，将完成数据
传输。从内存或I的信号RDY / O是由HS- 82C85RH时钟发生器同步
表准备好。这个信号是高电平有效。该HS- 80C86RH READY输入不同步。正确
操作无法保证是否建立和保持时间都没有达到。
中断请求：是电平触发的输入，在每个的最后一个时钟周期采样
指令，以确定处理器是否应进入一个中断确认操作。如果是这样，一个
中断服务程序通过中断向量查找表位于系统存储器调用。 INTR是
内部同步，并且可以在内部屏蔽由软件复位，中断使能位。这
信号为高电平有效。
测试：输入由“等待”指令检查。如果测试输入为低电平继续执行，
否则，处理器在等待一个“空闲”状态。该输入每个时钟在内部同步
周期在CLK的上升沿。
INTR
18
I
TEST
23
I
4
INTERSIL [ INTERSIL CORPORATION ]
