LSI / CSI
UL
®
LS7060C
LS7061C
（ 631 ） 271-0400传真（ 631 ） 271-0405
LSI计算机系统有限公司1235惠特曼路，梅尔维尔，纽约州11747
A3800
32位二进制计数器
以字节复用的三态输出
超前信息
产品特点：
• DC至50MHz频率计数
•字节多路复用器
• DC至10MHz的字节输出扫描频率
• + 4.75V至+ 5.25V的操作（V
DD
- V
SS
)
•三态数据输出;公交车， TTL和CMOS兼容
•输入TTL和CMOS兼容
•独特的级联功能允许复用
数据序列中的连续字节的多
柜台系统
•低功耗
• LS7060C （ DIP ） ， LS7060C -S （ SOIC ） - 参见图1
• LS7061C （ DIP ） ， LS7061C -S （ SOIC ） - 参见图2
描述：
该LS7060C / LS7061C是CMOS硅栅， 32位加
专柜。该IC包括锁存器，复用器，字节输出SE-
序器，八三态二进制数据输出驱动器和输出
级联逻辑。
操作描述：
32位二进制计数器 - LS7060C （ LS7061C ）
32位静态纹波通过对neg-计数器递增
输入计数脉冲的ative边缘。最大纹波时间为20ns
对那些32至32零过渡计数。
保证计数频率为DC至50MHz 。
参见图9A （ 9B ）的框图。
COUNT ， ALT COUNT
(LS7060C)
输入计数脉冲提供给32位计数器可以通过施加
这两个输入任一。在ALT计数输入电路CON-
含有一个施密特触发器的网络，允许适当的使用计数
"infinitely"长的时钟边沿。高适用于这两种的
抑制输入计数。
算
(LS7061C)
输入计数脉冲提供给32位计数器可以通过施加
该输入。这个输入是外部数据的最显著位
字节。
RESET
所有的32位计数器被重置为零时， RESET为低电平
最少的为20ns 。复位必须是高了至少
前下一个有效数为10ns可以被记录下来。
测试计数
计数脉冲可以被施加到二进制的最后16位
通过这个输入计数器，只要位计数器16是一个
低。对这些负跳变，计数器前进
脉冲。这个输入旨在被用于测试目的。
注意：
LS7060C和LS7061C可以直接替换LS7060和
LS7061在所有现有的应用程序。
7060C/61C-012102-1
2002年1月
引脚分配 - 顶视图
18
V
DD
(+V)
17
B4 OUT
16
B5 OUT
15
B6 OUT
算
ALT COUNT
B3 OUT
B2 OUT
B1 OUT
B0 OUT
RESET
1
2
3
4
5
6
7
8
9
LSI
LS7060C
14
B7 OUT
13
测试计数
12
SCAN RESET / LOAD
11
启用
10
扫描
CASCADE EN OUT
V
SS
(-V)
图1
引脚分配 - 顶视图
1
2
3
4
5
6
LS7061C
7
8
9
10
18
17
16
15
14
13
图2
B7 OUT
B3在
测试计数
SCAN RESET / LOAD
启用
扫描
24
23
22
21
20
19
B4 OUT
B5 OUT
B0 IN
B1的
B6 OUT
B2的
LSI
V
DD
(+V)
（ COUNT ） B7在
B3 OUT
B6的
B2 OUT
在B5
B1 OUT
在B4
B0 OUT
RESET
CASCADE使能输出11
Vss的（-V）
12
锁存器
提供了用于存储在计数器数据的32比特锁存器的
LS7060C 。被提供给LS7061C闩的40位，其中
8顷存储高速的外部预分频计数器
而其余32用于片计数器的内容
数据。当负载输入被拉低所有锁存器装入
最少为10ns ，并保持在较低水平，直到最小为20ns有
从计数脉冲（纹波时间）之前的下降沿结束。
当负载带来了高的出现有效的数据存储
最小为20ns的脉冲计数或下一个下降沿之前
复位。
LSI [ LSI COMPUTER SYSTEMS ]
