LSI / CSI
UL
®
LS7061/7063
（ 631 ） 271-0400传真（ 631 ） 271-0405
LSI计算机系统有限公司1235惠特曼路，梅尔维尔，纽约州11747
A3800
1998年8月
32位/双16位二进制计数器
以字节复用的三态输出
产品特点：
• DC至15MHz的频率计数
•字节多路复用器
• DC至1 MHz的频率扫描
• + 4.75V至+ 5.25V的操作（V
DD
-V
SS
)
•锁存器提供外部高速计数器字节，
有效延长计数频率为3.84GHz
•三态数据输出，总线和TTL兼容
•输入TTL和CMOS兼容
•独特的级联功能允许复用
数据序列中的连续字节的多
柜台系统
• LS7061 ， LS7063 （ DIP ） ; LS7061 -S ， LS7063 -S （ SOIC ）
（见图1 & 2 ）
描述：
该LS7061 / LS7063是一款单芯片，离子注入硅MOS
门， 32位/双16位向上计数器。该IC包括40个锁存器，
多路复用器，八三态二进制数据输出驱动器和输出
把级联逻辑。
操作描述：
32 （ 16 ）位二进制计数器 -
LS7061 （ LS7063 ）
32 （ 16 ）位的静态纹波通过对计数器递增
输入计数脉冲的下降沿。最大纹波时间
4微秒（ 2μs）内 - 过渡32 （ 16 ）那些数到32 （ 16 ）零。
保证计数频率为DC至15MHz的。
参见图8A （ 8B ）的框图。
COUNT -
LS7061,
计数
- LS7063
输入计数脉冲到32（第16）比特计数器可被应用于
通过该输入端。这个输入是EX-最显著位
ternal数据字节。
COUNT B -
LS7063
计数脉冲可以被施加到二进制的最后16位
通过这个输入计数器。在负柜台前进
这些脉冲的过渡。
RESET
所有的32位计数器被重置为零时， RESET为低电平
最少为1μs 。复位必须是高了至少
前下一个有效数为300ns可以被记录下来。 COUNT B必须
保持低电平，当RESET被拉低，以确保正确复位
计数器B的LS7063 。
测试计数 -
LS7061
计数脉冲可以被施加到二进制的最后16位
通过这个输入计数器，只要位计数器16是一个
低。对这些负跳变，计数器前进
脉冲。这个输入旨在被用于测试目的。
引脚分配 - 顶视图
引脚分配 - 顶视图
LSI
LS7061
图1
V
DD
(+V)
（ COUNT ） B7在
B3 OUT
B6的
B2 OUT
在B5
B1 OUT
在B4
B0 OUT
1
2
3
4
5
6
7
8
9
24
23
22
21
20
19
18
17
16
15
14
13
B4 OUT
B5 OUT
B0 IN
B1的
B6 OUT
B2的
B7 OUT
B3在
测试计数
SCAN RESET / LOAD
启用
扫描
- [R （E S） （E T） 10
CASCADE使能输出11
Vss的（-V） 12
V
DD
(+V)
（ COUNTA ） B7在
B3 OUT
B6的
B2 OUT
在B5
B1 OUT
在B4
B0 OUT
RESET
串级投入OUT
Vss的（-V）
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
图2
B4 OUT
B5 OUT
B0 IN
B1的
B6 OUT
B2的
B7 OUT
B3在
COUNT B
SCAN RESET / LOAD
启用
扫描
锁存器 -
LS7061 （ LS7063 ）
锁存的40比特被设置， 8为存储的内容
一个高速的外部预分频计数器，而其余的
32，用于在计数器数据的内容。所有的锁存器装入
当负载输入端变为低电平最少的为1μs
并保持低电平直到最小的4微秒（ 2μs）内已经从过去
计数脉冲以前的下降沿（纹波时间） 。存储
当负载带来了高的微型发生的有效数据
为250ns的脉冲计数或下一个下降沿之前妈妈
复位。
LSI
LS7063
7061/63-083198-1
LSI [ LSI COMPUTER SYSTEMS ]
