I / O引脚：
以下是所有的输入/输出引脚的描述。
A（引脚
12)
B
（引脚11 ）
输入。从增量的A和B正交输出时钟
编码器被直接施加到所述的A和B输入
LS7366R 。这些时钟是理想的90度异相
信号。 A和B输入端通过片内数字滤波器进行验证
然后解码以向上/向下方向和计数时钟。
在非正交模式下，作为计数输入端和B
作为方向输入（B =高可实现高达数，
B =低使得向下计数） 。在非正交模式，
A和B输入端无内部过滤，并例化
taneous的性质。
指数/
（引脚10 ）
输入。该指数/是一个可编程的输入，可
直接通过增量式编码的指数输出驱动
呃。它可以通过MDR0进行编程，以充当1
：下面的
LCNTR （加载CNTR与DTR数据） ， RCNTR （重置
CNTR ） ，或指环王（从CNTR负载的OTR与数据）。
可替换地，在INDEX输入可以屏蔽掉用于"no
functionality" 。
在正交模式，在INDEX /输入可被配置成
操作在同步或异步模式。在
同步模式的INDEX /输入进行采样与
相同的滤波器时钟用于采样的A和B输入
并且必须满足的相位关系，其中，索引/
为逻辑0的活跃水平最低的一个期间
A和B高或A和B低的季度周期。在
非正交模式，指数/输入无条件
设置为异步模式。在异步模式中，
在INDEX /输入不取样，并可以在任何应用
相对于A和B的相位关系
f
长江基建
（引脚2 ）
f
CK0
（引脚1）
输入，输出。之间的连接这两个引脚上的晶体
产生的基本时钟用于过滤的A，B和INDEX /
投入正交计数模式。取而代之的是水晶的
f
长江基建
输入也可以通过一个外部时钟驱动。
在频率f
长江基建
输入由2或者除以
（如果MDR0 <B7> = 1），或通过分割1（如果MDR0 <B7> = 0）为
滤波电路。对于A的适当的过滤， B和索引/
输入下面的条件必须满足：
CNT_EN
（引脚13 ）
输入。计数时启用CNT_EN输入为高电平;计数
当此输入为低电平被禁用。有一个内部上拉
电阻器上的该输入端。
LFLAG /
（引脚8 ）
DFLAG /
（引脚9 ）
输出。 LFLAG /和DFLAG /可编程输出到标志
进位（计数器溢出） ，借用的出现次数（计数器
下溢） ，比较（ CNTR = DTR）和索引。该LFLAG /是
漏极开路输出锁存。与此相反， DFLAG /为推压
拉瞬时输出。该LFLAG /可多进行布线
从配置，形成一个单一的处理器中断线。
当主动LFLAG /切换到逻辑0，即可恢复
高阻抗状态，只能通过清除状态寄存器，
STR 。与此相反， DFLAG /动态地切换低带
进的出现次数，手推车，比较和INDEX条件。
LFLAG的配置/和DFLAG /通过做
控制寄存器MDR1 。
MOSI （ RXD ）
（引脚7 ）
输入。来自主处理器的串行输出数据被移入
在LS7366R在此输入。
MISO（ TXD）处
（引脚6 ）
输出。从LS7366R串行输出数据移出
在MISO （主入从出）引脚。 MISO输出进入
当SS /输入为逻辑高电平，提供高阻抗状态
多个从机串行输出为线或。
SCK
（引脚5 ）
输入。 SCK输入作为移位时钟输入和Transmit
婷和输出数据的LS7366R在MOSI和MISO的中
引脚中。由于LS7366R所用的唯一的操作
从模式下， SCK信号由主机处理器提供
作为用于同步的串行传输的装置
本身和从LS7366R 。
注册：
以下是LS7366内部寄存器的列表：
上电后寄存器DTR ，可逆计数器， STR ， MDR0和
MDR1基因被复位到零。
DTR 。
该DTR是一个软件配置8 ， 16 ， 24或32位
它可以被写入到直接从MOSI输入数据寄存器
串行输入。对DTR的数据可以被转移到32位
计数器（ CNTR ）程序控制下或硬件指标
信号。该DTR可以通过软件控制被清零。在
某些计数模式，如模n和范围限制，DTR
分别持有的数据"n"和计数范围。在
比较运算，由此比较标志被设置，则使用DTR
与CNTR相比。
f
f
≥
4f
QA
其中f
f
在内部过滤器的时钟频率来源于
f
CK
我按照MDR0 <B7>和f的状态
QA
is
时钟A的正交模式的最大频率。在
非正交计数模式中，f
长江基建
不使用，应
打结到任何稳定的逻辑状态。
SS/
（引脚4 ）
高到在SS / （从选择）输入低电平的跳变
选择LS7366R为串行双向数据传输;一
从低到高的转变禁用串行数据传输，并带来
MISO输出为高阻状态。这允许
多个子机上的串行I / O的住宿。
7366R-050106-2
LSI [ LSI COMPUTER SYSTEMS ]
