YMF721
功能
系统配置1 1例
1-1 。与MPU401 UART系统
本节介绍的是在他们的MPU401 UART系统的两个例子。
在这些例子中， YMF701B ， 711或715 （ OPL 3 -SA ，SA2或SA3 ）具有一个内置的MPU401的UART 。
（ 1 ） ISA总线连接系统
CLKO
/同步
/ EXTEN
XI
/ OPLCS
/ MPUCS
FSP
RXD
BCO
LRO
DO2
BCLK_ML
LRCK_ML
SIN_ML
ADB7-0
ABDIR
LS245
YMF7xx
(OPL3-SAx)
TXD
YMF721
(OPL4-ML2)
ARDY
RST
A2-0
/ IOW
/ IOR
IOCHRDY
RESETDRV
SA2-0
/ IOW
/ IOR
SD7-0
注意：
YMF721 （ OPL4 - ML2 ）具有MPU401 UART在里面。因此，对于上面的情况， YMF7xx的TXD （ OPL 3 - SAX）
与YMF721的RXD （ OPL4 - ML2 ）和MPU401口YMF721 （ OPL4 - ML2 ）的（ / MPUCS ）连接
被禁用，这样YMF7xx （ OPL 3 - SAX）发送MIDI数据直接YMF721 （ OPL4 - ML2 ） 。
对于上述情况， YMF7xx （ OPL 3 - SAX）的FM合成器被禁用，并且之一YMF721 （ OPL4-
ML2 ）被激活。 （这种控制是通过YMF7xx的/ EXTEN销制成。）对于上述系统中，所述
与YMF721 （ OPL4 - ML2 ）获得访问FM合成器/命令/控制端口连接的数据总线
YMF721 （ OPL4 - ML2 ）的。 （芯片选择信号从/ YMF7xx的同步引脚输出。 ）
对于主时钟源被输入到YMF721 （ OPL4 - ML2 ）第XI引脚，建议使用
YMF7xx （ OPL 3 - SAX）的CLKO引脚。对于其他方法，一个晶体振荡器可用于通过将其连接到
YMF721 （ OPL4 -ML ） ，或从系统供给33.8688兆赫的时钟的XI和XO引脚都可以使用。
当YMF721 （ OPL4 - ML2 ）的串行数据输出， BCO ， LRO和DO2端子，与外部连接
串行数据接口YMF7xx （ OPL 3 - SAX）的（ BCLK_ML ， LRCK_ML ， SIN_ML ） ，串行数据
转换到在YMF7xx （ OPL 3 - SAX）模拟信号，并且输出为模拟信号。
-6-
1997年7月10日
LSI [ LSI COMPUTER SYSTEMS ]
