®
LY61256
修订版1.7
32K ×8位高速CMOS SRAM
写周期1
( WE#控制) ( 1,2,3,5,6 )
t
WC
地址
t
AW
CE#
t
CW
t
AS
WE#
t
WHZ
DOUT
(4)
高-Z
t
DW
DIN
t
DH
T
OW
(4)
t
WP
t
WR
数据有效
写周期2
( CE #控制) ( 1,2,5,6 )
t
WC
地址
t
AW
CE#
t
AS
t
CW
t
WP
WE#
t
WHZ
DOUT
(4)
高-Z
t
DW
DIN
t
DH
t
WR
数据有效
注意事项:
1.我们# ,CE #必须在所有的地址转换高。
低CE # ,低WE#重叠期间发生2.A写。
3.During一个WE#控制的写周期OE #低,T
WP
必须大于吨
WHZ
+ t
DW
以使驾驶者关闭和数据是
放置在总线上。
4.During此期间, I / O引脚的输出状态,输入信号不能被应用。
5.如果CE#同时发生或之后WE#低电平跳变低电平的转换,输出保持在高阻抗状态。
6.t
OW
和T
WHZ
用C指定
L
= 5pF的。转变是从稳态测量± 500mV的。
Lyontek公司
保留权利更改规格和产品,恕不另行通知。
5楼, 2号,工业东路。九,科学工业园区,新竹300 ,台湾。
电话: 886-3-6668838
传真: 886-3-6668836
6