93C56A/B
2.0
2.1
引脚说明
片选（ CS ）
的过程中，不需要考虑CLK周期自定时
WRITE （即，自动擦/写）周期。
在检测到启动条件，在特定网络版num-
时钟周期的误码率（分别为从低到高的转换
CLK的）必须被提供。这些时钟周期是
在所有需要的操作码，地址需要的时钟，和
一个指令前的数据位执行（表2-1
和表2-2）。 CLK和DI则成为不在乎
输入等待新的启动条件是
检测到。
注意：
CS必须变为低电平之间的连续
指令。
高水平的选择装置。低电平释放
该器件使它进入待机模式。然而，一
编程周期已经在进行将
完成时，无论对CS的输入信号。如果是CS
在一个程序循环带来低电平时，器件会
进入待机模式，只要编程周期
就完成了。
CS必须为低电平250 ns最小（T
CSL
）之间
连续的指令。当CS为低时，内部CON-
控制逻辑处于复位状态保持。
2.3
数据输入（ DI）的
2.2
串行时钟（CLK ）
串行时钟用于同步的通信
一个主设备和93C56A / B之间的阳离子。
操作码，地址和数据位的移入
CLK的上升沿。数据位也同步输出
CLK的上升沿。
CLK可以在任何位置中的发送停止
序列（高或低电平） ，并且可以持续
随时随地相对于时钟高电平时间（T
长实
）和
时钟低电平时间（T
CKL
） 。这使得控制主
自由地准备操作码，地址和数据。
CLK是一个“不关心” ，如果CS为低电平（释放器件） 。
如果CS为高，但启动条件一直没有
检测到的，可以接收任意数量的时钟周期
通过在不改变其状态的设备（如等待
为启动条件） 。
数据在用于时钟起始位，操作码，
地址和数据同步的CLK输入。
2.4
数据输出（ DO ）
数据输出被用在读模式，以输出数据同步
chronously与CLK输入（T
PD
经过积极的
CLK的边缘）。
该引脚还提供READY / BUSY状态信息
在擦除和写入周期化。 READY / BUSY
状态信息可在DO引脚，当CS为
是低最低的片选后所带来的高
低的时间（T
CSL
）和一个擦除或写入操作
已经启动。状态信号不提供
做的，如果CS在整个擦除过程中保持低电平或
写周期。在这种情况下，DO是在HIGH -Z的模式。
如果状态擦除/写周期后检查时，
数据线就高，表示该设备已准备就绪。
.
表2-1：
抹去
ERAL
EWDS
EWEN
读
写
WRAL
1
1
1
1
1
1
1
指令集93C56A
地址
X
1
0
1
X
X
0
A7
0
0
1
A7
A7
1
A6
X
X
X
A6
A6
X
A5
X
X
X
A5
A5
X
A4
X
X
X
A4
A4
X
A3
X
X
X
A3
A3
X
A2 A1 A0
X
X
X
X
X
X
X
X
X
指令操作码SB
11
00
00
00
10
01
00
DATA IN
—
—
—
—
—
D7 - D0
D7 - D0
数据输出
（ RDY / BSY ）
（ RDY / BSY ）
高-Z
高-Z
D7 - D0
（ RDY / BSY ）
（ RDY / BSY ）
所需物品。 CLK周期
12
12
12
12
20
20
20
A2 A1 A0
A2 A1 A0
X
X
X
表2-2：
抹去
ERAL
EWDS
EWEN
读
写
WRAL
1
1
1
1
1
1
1
指令集93C56B
地址
X
1
0
1
X
X
0
A6
0
0
1
A6
A6
1
A5
X
X
X
A5
A5
X
A4
X
X
X
A4
A4
X
A3
X
X
X
A3
A3
X
A2
X
X
X
A2
A2
X
A1
X
X
X
A1
A1
X
A0
X
X
X
A0
A0
X
指令操作码SB
11
00
00
00
10
01
00
DATA IN
—
—
—
—
—
D15 - D0
D15 - D0
数据输出
（ RDY / BSY ）
（ RDY / BSY ）
高-Z
高-Z
D15 - D0
（ RDY / BSY ）
（ RDY / BSY ）
所需物品。 CLK周期
11
11
11
11
27
27
27
©
1998年Microchip的科技公司
初步
DS21206B第4-3页
MICROCHIP [ MICROCHIP TECHNOLOGY ]
