工作参数
优先级最低的设备提供了一个系统相匹配的标志。如果
通过菊花链的延迟是不能接受的，在/ OE
输入可用于通过外部优先分辨率的电路
以使系统中的最高优先级响应。
在比赛和多场的比赛条件
标志线是持久的，指示的最结果
最近比较周期。匹配的标志可随意改变
后/ E在一个上升沿比较周期，在
而此时菊花链开始解决设备
优先级。一旦菊花链已经尘埃落定， / OE
线可以拉低访问优先级最高的
在PA匹配地址： AA总线。
多重匹配漏极开路输出（ / MM ）提供
多个匹配指示当有两个或更多
匹配在一个单一的设备，或一个设备都有/ MI输入
低并具有匹配;在所有设备的/ MM的标志
MU9C RCP家庭
系统是线或。多重反应可
通过重新设定优先级最高的顺序访问
与对照国家前进到下一个匹配锁存器
匹配的位置。
全旗（ / FF ）从一台设备级联到全
标志输入到下一个较低优先级的设备（ / FI）的
系统。从最低优先级设备输出/ FF
提供系统完整的标志。全旗是自由改变
后/ E在写周期的上升沿。菊花
链是持久的，并且不通过/ OE空调
输入。
该MU9C RCP支持JTAG边界扫描测试
通过销TCK，TMS， TDI，TDO ，和/ TRST，
根据IEEE 1149标准：测试访问端口
和边界扫描结构。
工作参数
处理器接口
该处理器接口是通过一个32位数据的支持
由芯片的总线DQ31-0和控制信号启用
（ / E ），两个片选（ / CS1 ， / CS2 ） ，写使能（ / W） ，
输出使能（ / OE ） ，有效位控制（ / VB ） ，地址
有效（ / AV）数据段控制（ DSC）和
地址/控制输入（AC总线） 。当/ AV线是
低，在DSC和AC总线传送的地址随机
接入到存储器阵列;当它为高电平时， AC
总线传送控制信息。
大多数的MU9C RCP的功能访问
通过DSC和AC总线控制状态时/ AV
为HIGH 。所述处理器映射控制结构进
存储器空间，并控制MU9C RCP通过
内存的读写周期。使用这种内存
映射方案中，/ AV线应该由逻辑来驱动
生成的映射范围内的高电平
的控制状态，和外它为低电平。其他
控制输入/ E ， / W ， / CS1 ，和/ CS2类似于
SRAM控制输入。
在/ VB行就像记忆中的额外的数据位
读取和写入周期，用于读取和写入
任何内存位置的有效性。
该MU9C RCP启用或者通过硬件
通过/ CS1或/ CS2为低时，或者其被使能
写入设备选择匹配寄存器的值与
配置寄存器的地址字段。一
在设备额外的位选择寄存器使能
页面地址值和比较
设备选择寄存器。这些芯片选择机制
平行操作。如果有任何一个是活动的，该装置是
启用。
修订版8.04
该MU9C RCP可以直接通过控制
软件。软件控制模式通过选择
设置配置寄存器。
当在软件控制模式被选择时，控制
状态写入从DQ11-0指令寄存器
在写周期与/ AV线保持高电平。 DQ12
作为在DSC输入。如果该控制状态不涉及
在DQ31-0行的任何一笔交易，该指令是
在同一周期中执行的; DQ13的状态
修改指令，它的状态是等效于/ W的
输入。
注意：
它是由系统设计者，以确保正确的
循环式如下的软件指令的加载
控制模式。如果该指令需要一个读出周期，和一个
写周期被执行，或反之亦然，所述MU9C的功能
RCP是不确定的。这种错误可能会导致数据丢失，而将
不会损坏器件物理。
一个读周期与/ AV线将高访问
状态寄存器，允许结果要回读而不
加载新指令。一个比较周期后，
在写于下一个空闲地址周期或读/写
最高优先级匹配一个垂直级联系统，
只有最高优先级的设备将使得其DQ31-0
线和输出的状态寄存器的内容。经过
比较周期，在不匹配的情况下
MU9C RCP ，最低优先级的DQ31-0线
设备将被启用。经过随机访问读取或
写周期中，任何选定的设备的状态寄存器会
被激活。在这种情况下，它是由用户
确保只有一个单一的设备是通过使
/ CS1， / CS2，或设备选择寄存器。
9
MUSIC [ MUSIC SEMICONDUCTORS ]
