PO74HSTL314A
3.3V 2 : 4差分时钟/数据扇出缓冲器
500MHz的HSTL马铃薯片
08/03/06
引脚德网络nitions
针
1, 10,11,20,3
2
4
5
6
7
8
9
18, 16,14,12
19, 17,15,13
VCC
NC
CLK_SEL
CLKA
CLKA #
CLKB
CLKB #
VEE
Q[0:3]#
Q[0:3]
我, PD
我, PD
我, PU
我, PD
我, PU
GND
O
O
LVCMOS
名字
I / O
VCC
TYPE
动力
无连接
带下拉电阻的输入时钟选择
LVDS , PECL , HSTL
默认的差分时钟输入
LVDS , PECL , HSTL
与上拉电阻输入时钟选择
LVDS , PECL , HSTL
带下拉电阻的输入时钟选择
LVDS , PECL , HSTL
与上拉电阻输入时钟选择
描述
供电方面,积极的方面
动力
HSTL
HSTL
电源地
互补输出
TURE输出
功能表
控制
CLK_SEL
0
CLKA , CLKA #输入对处于活动状态(默认状态,没有连接到引脚)
CLKA可驱动LVDS , ECL , PECL , HSTL或
与各自的电源配置TTL兼容信号
CLKB , CLKB #输入对活跃
CLKB可驱动LVDS , ECL , PECL , HSTL或
与各自的电源配置TTL兼容信号
1
引脚特性
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
88
88
最大
单位
pF
K
Ω
K
Ω
2
版权
©马铃薯半导体公司