2006年11月
修订版0.2
引脚配置
顶视图 - TSSOP封装
ASM2P5T9070A
GL
V
DD
V
DD
GND
GND
G1
V
DD
Q2
Q1
GND
V
DD
GND
A
V
DD
GND
Q10
Q9
V
DD
G2
GND
GND
V
DD
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
GND
V
DD
V
DD
GND
GND
GND
V
DD
Q3
Q4
GND
V
DD
Q5
Q6
V
DD
GND
Q7
Q8
V
DD
V
DD
GND
GND
V
DD
GND
NC
ASM2P5T9070A
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
引脚说明
符号
A
G1
G2
GL
Qn
V
DD
GND
NC
I / O
I
I
I
I
O
TYPE
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
PWR
PWR
描述
时钟输入
门通过Q5输出Q1 。当
G1
为低时,这些输出被使能。当G1
是高电平时,这些输出是异步禁用,以由GL所指定的水平
1
.
门的输出Q6through Q10 。当
G2
为低时,这些输出被使能。当G2
是高电平时,这些输出是异步禁用,以由GL所指定的水平
1
.
指定输出禁止水平。如果高,输出禁用高。如果低电平时,输出
禁用低。
时钟输出
电源为设备核心,输入和输出
供电回报电源
注:由于门的控制是异步的,欠幅脉冲是可能的。这是用户的责任或者时间门控信号,以尽量减少
欠幅脉冲的可能性还是能容忍他们在往下流电路。
2.5V单倍数据速率1:10时钟缓冲器TERABUFFER
注意:本文档中的信息如有更改,恕不另行通知。
2 9