欢迎访问ic37.com |
会员登录 免费注册
发布采购

CY2SSTU32866 参数 Datasheet PDF下载

CY2SSTU32866图片预览
型号: CY2SSTU32866
PDF下载: 下载PDF文件 查看货源
内容描述: 1.8V , 25位( 1 : 1 ) 14位( 1 : 2 ) JEDEC兼容的数据寄存器与校验 [1.8V, 25-bit (1:1) of 14-bit (1:2) JEDEC-Compliant Data Register with Parity]
分类和应用:
文件页数/大小: 24 页 / 236 K
品牌: SPECTRALINEAR [ SPECTRALINEAR INC ]
 浏览型号CY2SSTU32866的Datasheet PDF文件第8页浏览型号CY2SSTU32866的Datasheet PDF文件第9页浏览型号CY2SSTU32866的Datasheet PDF文件第10页浏览型号CY2SSTU32866的Datasheet PDF文件第11页浏览型号CY2SSTU32866的Datasheet PDF文件第13页浏览型号CY2SSTU32866的Datasheet PDF文件第14页浏览型号CY2SSTU32866的Datasheet PDF文件第15页浏览型号CY2SSTU32866的Datasheet PDF文件第16页  
CY2SSTU32866  
RESET  
DCS  
CSR  
n
n + 1  
n + 2  
n + 3  
n + 4  
CLK  
CLK  
t
t
h
su  
D1−D14  
t
, t  
pdm pdmss  
CLK to Q  
Q1−Q14  
PAR_IN  
t
t
su  
h
t
pd  
CLK to PPO  
PPO  
t
or t  
PLH  
PHL  
CLK to QERR  
Data to PPO  
Latency  
QERR  
(not used)  
Data to QERR  
Latency  
Output signal is dependent on  
the prior unknown input event  
Unknown input  
event  
H or L  
Figure 8. CY2SSTU32866 used as pair, C0=0, C1=1, RST# being held high  
Rev 1.0,November 25, 2006  
Page 12 of 24