欢迎访问ic37.com |
会员登录 免费注册
发布采购

CY28347 参数 Datasheet PDF下载

CY28347图片预览
型号: CY28347
PDF下载: 下载PDF文件 查看货源
内容描述: 通用单芯片时钟解决方案VIA P4M266 / KM266 DDR系统 [Universal Single-chip Clock Solution for VIA P4M266/KM266 DDR Systems]
分类和应用: 双倍数据速率时钟
文件页数/大小: 21 页 / 231 K
品牌: SPECTRALINEAR [ SPECTRALINEAR INC ]
 浏览型号CY28347的Datasheet PDF文件第5页浏览型号CY28347的Datasheet PDF文件第6页浏览型号CY28347的Datasheet PDF文件第7页浏览型号CY28347的Datasheet PDF文件第8页浏览型号CY28347的Datasheet PDF文件第10页浏览型号CY28347的Datasheet PDF文件第11页浏览型号CY28347的Datasheet PDF文件第12页浏览型号CY28347的Datasheet PDF文件第13页  
CY28347
最大额定值
[3]
输入相对于V电压
SS
:...............................V
SS
– 0.3V
输入相对于V电压
DDQ
或AV
DD
: ............. V
DD
+ 0.3V
存储温度: -65 ................................ C到+ 150℃
工作温度: .................................... 0℃ 〜+ 70℃
最高ESD ................................................ ............. 2000V
最大电源: .............................................. 5.5V ..
该器件包含电路,以保护输入对
损坏,由于高静电压或电场。不过,
预防措施应采取避免应用程序的任何电压
大于最大额定电压至该电路更高。为
正确的操作,V
IN
和V
OUT
应限制到
范围内。
V
SS
& LT ; (V
IN
或V
OUT
) & LT ; V
DD
未使用的输入必须始终连接到一个适当的逻辑
电压电平(或V
SS
或V
DD
).
DC参数
(V
DD
= V
DDPCI
= V
DDAGP
= V
DDR
= V
DD48M
= V
DDC
= 3.3V ± 5%, V
DDI
= V
DD
= 2.5 ± 5%, T
A
= 0 ° C至+ 70 ° C)
参数
VIL1
VIH1
VIL2
VIH2
VOL
IOL
IOZ
Idd3.3V
Idd2.5V
IPD
Ipup
Ipdwn
CIN
COUT
LPIN
Cxtal
描述
输入低电压
输入高电压
输入低电压
输入高电压
输出低电压SRESET #
下拉电流SRESET #
三态泄漏电流
动态电源电流
动态电源电流
掉电电源电流
内部上拉器件的电流
内部下拉器件电流
输入引脚电容
输出引脚电容
引脚电感
晶振引脚电容
从X测量
IN
或X
OUT
到V
SS
27
36
CPU频率设置为133.3
[4]
CPU频率设置为133.3
PD # = 0
输入@ V
SS
输入@ V
DD
兆赫
[4]
156
177
3.8
IOL
VOL = 0.4V
适用于SDATA和SCLK
2.2
0.4
24
35
10
180
200
4.0
–25
10
5
6
7
45
条件
适用于PD # ,女S( 0 : 4 )
2.0
1.0
分钟。
典型值。
马克斯。
1.0
单位
VDC
VDC
VDC
VDC
V
mA
A
mA
mA
mA
A
A
pF
pF
pF
pF
AC参数
66兆赫
参数
水晶
香港贸易发展局
TPERIOD
VHIGH
VLOW
TR / TF
TCCJ
TXS
描述
鑫占空比
辛期
鑫高压
鑫低压
XIN上升和下降时间
XIN循环周期抖动
晶振起振时间
分钟。
45
69.84
0.7V
DD
0
马克斯。
55
71.0
V
DD
0.3V
DD
10.0
500
30
100兆赫
分钟。
45
69.84
0.7V
DD
0
马克斯。
55
71.0
V
DD
0.3V
DD
10.0
500
30
133兆赫
分钟。
45
69.84
0.7V
DD
0
马克斯。
55
71.0
V
DD
0.3V
DD
10
500
30
200兆赫
分钟。
45
69.84
0.7V
DD
0
MAX 。 UNIT
55
71.0
V
DD
0.3V
DD
10
500
30
笔记
% 5,6,7,8
NS 5,6,7,8
V 7,9
V
NS 7
PS 10,11,12,13
MS 9
注意事项:
3.
多个电源:
对任何输入或I / O引脚上的电压不能超过电期间的电源引脚。电源排序不是必需的。
4.装按在P4和DDR模式的最大电容负载表中的所有输出。看
表12 。
5.装按在加载表中指定加载所有输出。看
表12 。
6.本测试适用与传播ON或OFF传播。
7.这是必需的,在REF时钟输出占空比是作为指定。该设备将与输入占空比高达30/70可靠地运行,但REF时钟
占空比不会是数据表规格之内。
8. VX的典型值预计为0.5 * VDDD (或0.5 * VDDC为CPUCS信号)和将跟踪在相同的DC电平的变化。
9.测量0.2VDD和0.7VDD之间。
10.探头放置在引脚和测量0.4V和2.4V之间收购了3.3V的信号, 0.4V和2.0V的2.5V信号之间,以及
20 %和80%为差分信号。
11.探头放置在引脚,测量是在2.4V为3.3V的信号电压为2.0V为2.5V信号获得。
12.鑫从外部时钟源驱动电压(3.3V参数适用) 。
13.当水晶满足最低40欧姆的设备串联电阻规格。
1.0版, 2006年11月20日
第9页的21