CY28800
OE_INV澄清
该OE_INV引脚是输入带采样电源接通时。该
这个输入的功能是设置有效电平为极性
OE_ [7：0 ] ， PWRDWN ，并SRC_STP输入引脚。 “高电平”
表示输入的功能被断言时
在引脚上的输入电压电平为高电平和无效时
在输入电压电平为低。 “低电平有效”表示该
的输入的功能被断言时，在该电压电平
输入是低的和无效时，在该电压电平
输入引脚为高电平。见V
IH
和V
IL
在直流电气规范
阳离子输入电压高低不等。
OE_INV
0
1
PWRDWN
低电平有效
高电平有效
SRC
低电平有效
高电平有效
OE_ [7 ：0]的
高电平有效
低电平有效
毛刺，频移或中幅度异常
其他人。
OE_INV
0
0
1
1
PWRDWN
0
1
0
1
模式
掉电
正常
正常
掉电
PWRDWN声明
当掉电引脚采样被断言
迪拜国际金融中心的两个连续的上升沿，所有DIFT输出会
保持高或三态（这取决于控制的状态
注册驱动模式，并在接下来的迪拜国际金融中心OE位），前高后低
过渡。当SMBus的PWRDWN驱动模式位
设定为“0” ，所有的时钟输出，将举行与DIFT
销驱动为高以2× Iref的和DIFC的三态的。然而，如果
控制寄存器PWRDWN驱动模式位被编程为
'1' ，那么这两个DIFT和迪拜国际金融中心处于三态。
PWRDWN澄清
该PWRDWN引脚用来关闭一个异步输入
所有的钟表干净，指示装置，以唤起电源
节能模式。这可能是高有效或低视
在OE_INV输入的绑值。该PWRDWN引脚
应该断言切断输入时钟或电源之前
为确保在无干扰的方式关闭所有时钟。这
信号之前的供电同步器件内部
走在时钟缓冲器。 PWRDWN是一个异步输入
加电的系统。当PWRDWN引脚置位，
所有的时钟将举行高或三态（视状态
控制寄存器的驱动模式和OE比特）的前翻
关闭VCO 。所有的时钟将启动和停止，没有任何异常
行为和满足所有的AC和DC参数。这意味着不
PWRDWN
DIFT
DIFC
PWRDWN无效置
上电延时小于1毫秒。这是从时间
在PWRDWN引脚的无效或者是在斜坡
电源或有效SRC_IN输入时钟的时间，直到
时间稳定的时钟，从缓冲芯片输出（锁相环
锁定）。如果控制寄存器PWRDWN驱动模式位
编程为' 1'时，所有的差分输出必须被驱动为高
在不到300秒的断电管脚的无效的到
电压大于200毫伏。
图1. PWRDWN断言图， OE_INV = 0
PWRDWN
DIFT
DIFC
图2. PWRDWN断言图， OE_INV = 1
tstable
<1毫秒
PWRDWN
DIFT
DIFC
Tdrive_PwrDwn ＃
<300 S， >200毫伏
图3. PWRDWN无效置图， OE_INV = 0
1.0版， 2006年11月21日
第15 6
SPECTRALINEAR [ SPECTRALINEAR INC ]
